Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Slides_OEVM_final

.pdf
Скачиваний:
41
Добавлен:
13.03.2015
Размер:
9 Мб
Скачать
☆

Лекция 2. Многоуровневая

организация ЭВМ

Структура компьютера (верхний уровень абстракции)

•центральный процессор (обработка данных),

•оперативная память

(хранение данных),

•системная магистраль (перемещение данных),

•устройство управления

(управление процессами).

Компьютер

Устройства Оперативная ввода- память вывода

Системная

магистрль

Центральный

процессор

61

© С. Г. Мосин, 2007

Лекция 2.

Многоуровневая

 

 

 

 

организация ЭВМ

 

Иерархическая структура компьютера

 

 

Устройства

Оперативная

 

 

 

ввода-

 

 

 

память

 

 

 

 

вывода

 

 

 

 

 

 

 

 

 

Системная

 

 

 

Микро-

магистраль

 

 

 

 

 

 

 

Управляющий

программная

 

 

Регистры

АЛУ

память

Центральный

автомат

 

 

 

 

 

 

 

 

процессор

Внутренние

 

 

 

 

 

 

Регистры и

 

 

шины

 

 

 

 

 

дешифраторы

 

 

Устройство

 

 

 

 

 

управления

 

 

 

© С. Г. Мосин, 2007

 

 

 

 

62

 

 

 

 

 

Лекция 3. Структура и функции

центрального процессора

Операции, выполняемые при обработке машинной команды

•Извлечение команды,

•Интерпретация команды,

•Извлечение данных,

•Обработка данных,

•Запись данных.

63

© С. Г. Мосин, 2007

Лекция 3.

Структура и функции

 

центрального процессора

Внутренняя структура процессора

 

 

Регистры

 

 

 

 

АЛУ

 

Флаги

ЦП

 

 

 

магистраль ...

Регистры

 

 

Сдвигатель

 

 

 

УУ

 

Обращ. зн.

 

 

 

 

 

ШУ ШД ША

Арифм. и

 

 

Внутренняя

 

 

Системная

логические

 

 

операции

Устройство

 

магистраль

 

управления

 

 

АЛУ

 

 

 

© С. Г. Мосин, 2007

 

 

 

64

 

 

 

 

Лекция 3. Структура и функции

центрального процессора

Организация регистров

Регистры процессора представляют память самого верхнего уровня. Их разделяют по функциям на программно доступные, которые минимизируют число

обращений к медленной оперативной памяти и обеспечивают хранение промежуточных результатов,

управления и состояния, которые используют для управления функционированием процессора (используют в программах ОС).

65

© С. Г. Мосин, 2007

Лекция 3. Структура и функции

центрального процессора

Организация регистров

Программно доступные

•РОНы,

•Регистры данных,

•Регистры адреса,

•Регистры кодов условий и др.

Универсальные. Программист

использует по своему усмотрению

Используют только для хранения операндов и результатов. Они не могут быть использованы при вычислении исполнительного адреса.

Используют для формирования адресов.

•Указатель сегмента, в котором хранится базовый адрес сегмента памяти.

•Индексные регистры, используют в режимах адресации с индексацией.

•Указатель стека содержит текущее значение указателя вершины стека в памяти.

© С. Г. Мосин, 2007

Содержат однобитовые коды условий – флаги.

66

Лекция 3. Структура и функции

центрального процессора

Организация регистров

Проблемы при проектировании программно доступных регистров:

• Функциональное назначение (универсальные ↔ специализированные)

•Количество ПДР (8, 16, 32 ...),

•Разрядность,

•Сохранение ПДР в памяти при вызове подпрограмм, и др.

67

© С. Г. Мосин, 2007

Лекция 3. Структура и функции

центрального процессора

Организация регистров

Управления и состояния

•Счетчик команд (СчК, PC – program counter),

•Регистр команд (РгК, IR – instruction register),

•Регистр адреса в памяти (РгАОП,

MAR – memory address register),

•Регистр данных памяти (РгДОП, MBR – memory buffer register),

•Слово состояния программы (ССП, PSW – program status word).

68

© С. Г. Мосин, 2007

Лекция 3. Структура и функции

центрального процессора

Организация регистров IA-32

1. Основные функциональные регистры

•Регистры общего назначения,

•Указатель команд (EIP),

•Регистр флагов (EFLAGS),

•Регистры сегментов.

2. Регистры блока с ПТ

•Регистры данных R7-R0 (ST7 - ST0),

•Регистр тэгов (TW),

•Регистр состояния (FPSR),

•Регистр управления (FPCR),

•регистры-указатели команды (FIP) и операнда (FDP).

69

© С. Г. Мосин, 2007

Лекция 3. Структура и функции

центрального процессора

Организация регистров IA-32

3. Регистры обработки пакетов чисел с ПТ (SSE)

• Регистры пакетов данных (ХММ7-ХММ0),

•Регистр управления состояния (MXCSR). 4. Системные регистры

•Регистры управления режимом СR4-СR0,

•Регистры системных адресов (GDTR, LDTR, IDTR, TR),

•Регистры отладки.

5. Служебные регистры

70

© С. Г. Мосин, 2007

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]