Логический элемент и – не.

Более универсален элемент И-НЕ, позволяющий одновременно с операцией логического умножения выполнить и отрицание, тем более что в большинстве случаев это не усложняет схемы. Например, на рис. 9,априведен МОП-вариант схемы логиче­ского элемента И-НЕ. Транзистор VT1используется вместо сопро­тивления нагрузки и постоянно открыт, ибо на его затвор подается напряжение в отпирающей полярности. Если на затворы транзи­сторов VT2иVT3 поданы напряжения логического 0,то они за­перты, тока не проводят и на выходе Qдействует почти полное напряжение питания, т. е. напряжение логической 1.Если по­дается напряжение логической 1только на один из входов А или В, то состояние схемы не изменяется и напряжение на выходе остается неизменным. Однако, если на оба входа действуют на­пряжения логических 1,то оба транзистора VT2и VT3отпираются, их внутреннее сопротивление уменьшается (до 500 - 1000Ом) и напряжение на выходе Qтакже становится весьма малым, т. е. на выходе действует логический 0 - в полном соответствии с таб­лицей истинности И-НЕ (табл. 4.).

Таблица 4.

Функциональная таблица (таблица истинности)и-не

A B Q

0 0 1

1 0 1

0 1 1

1 1 0

Недостаток схемы - при подаче на входы A и В одновременно напряжений логических 1схема потребляет ток от источника питания. Если же элемент И-НЕ выполнен на КМОП-транзисторах, то этого не происходит. В частности, на рис. 9,бдается схема подобного элемента. Транзисторы VT1и VT2имеют р-каналы, вследствие чего, когда на их затворах (входахA, В) дей­ствуют сигналы логических 0,они полностью открыты и на выходе Q имеется положительное напряжение логической 1.При этом транзисторы VT3иVT4 полностью заперты, ибо имеютn-каналы. Когда на оба входа A, В одновременно действуют положительные напряжения логических 1,транзисторы VT1и VT2запираются и напряжение с выхода Qснимается. При этом транзисторы VT3 и VT4отпираются и выход оказывается соединенным с общим про­водом через малое сопротивление (500 - 1000Ом). Если на одном из входов действует напряжение логического 0,а на другом - напряжение логической 1,то один из транзисторов с р - каналом(VT1или VT2)запирается, но другой остается открытым, и поскольку они включены параллельно, на выходе остается напря­жение логической 1.При этом один из транзисторов сn-каналом(VT3или VT4)оказывается открытым; другой -закрытым, и, поскольку они включены последовательно, шунтирования выходаQмалым сопротивлением не происходит и напряжение на выходе оказывается высоким. Таким образом, сама схема тока не потребляет (разве что в те мгновения, когда происходит про­цесс ее переключения —но это, в среднем, доли микроватта). ТТЛ-вариант схемы логического элемента И-НЕ дан на рис. 5,в. Из рассмотрения рисунка вполне очевидно, что схема предста­вляет собой стандартный элемент И (рис. 5,в), к которому добавлен выходной стандартный усилитель —от инвертора (см. рис. 7,б). Условные изображения логического элемента И-НЕ дана на рис. 9,г.

Рис. 9.Логический элемент И-НЕ, выполненный на МОП-транзисторах с га-каналами (а), многоэмиттерном биполярном транзисторе и дополнительном усилителе(б),комплементарных МОП-транзисторах (в) и условные графические обозначения элементов ИЛИ-НЕ и И-НЕ в электронных схемах(г)