7.2 Классификация коммутационных схем

7.2.1 Коммутационные схемы являются основой для построения коммутационных блоков. Коммутационным блоком называется коммутационная схема с фиксированными параметрами (с заданным числом входов, внутренних путей и выходов).

7.2.2 Коммутационные схемы можно классифицировать по следующим признакам:

1. По соотношению числа входов и выходов:

• схемы концентрации или сжатия

• схемы расширения

• схемы смешивания

2)по количеству точек коммутации между входом и выходом:

• однозвенные или однокаскадные

• многозвенные

Принято обозначать звенья коммутационной схемы буквами английского алфавита: A, B, C, D и т.д. Многозвенные схемы используются для увеличения доступности. В данных коммутационных схемах применяется принцип обусловленного искания: выбирается такой выход, к которому есть свободная промежуточная линия, доступная входу.

В многозвенных схемах может возникнуть внутренняя блокировка. Внутренней блокировкой называется временная недоступность группы выходов из-за занятости промежуточных линий.

7.3 Модули цифровой коммутации

7.3.1 Пространственная цифровая коммутация − коммутация одноименных временных каналов разных трактов или коммутация трактов в заданном временном интервале.

Функциональное описание МПК (множество логических уравнений):

(1)

или

где Z_j − переменная, описывающая состояние исходящего тракта,

X_i − переменная, поставленная в соответствие входящему тракту,

a_ij − обобщенная переменная управления, определяющая адрес коммутации.

Каждая строка матрицы описывает коммутацию одного выхода со всеми входами МПК, а каждый столбец − коммутацию одного входа со всеми выходами. Применяя метод декомпозиции (целенаправленного разбиения), можно получить функциональные описания различных типов МПК. Наибольшее распространение получили методы декомпозиции по выходам (разбиение по строкам) и декомпозиции по входам (разбиение по столбцам).

При декомпозиции по выходам в соответствие каждой строке можно поставить избирательную схему типа (n×1). В качестве таких схем используются мультиплексоры (рисунок 2.10).

Рисунок 2.10 − Структурный эквивалент МПК при декомпозиции по выходам

Рисунок 2.11 − Структурный эквивалент МПК при декомпозиции по входам

При декомпозиции по входам в соответствие каждому столбцу можно поставить избирательную схему типа (1×m). В качестве таких схем используются демультиплексоры (рисунок 2.11).

Избирательные схемы, которые используются в МПК в качестве коммутационных элементов называют субмодулями пространственной коммутации (СМПК).

В целом МПК можно представить в виде комбинационного автомата (рисунок 2.12).

Рисунок 2.12

Комбинационная часть реализуется на мультиплексорах или демультиплексорах, а для управления используются массивы адресной памяти АЗУ (рисунки 2.13, 2.14). За каждым коммутационным элементом (субмодулем) закрепляется массив объемом 32 ячейки. Номер массива зависит от номера МПК в коммутационном поле и номера субмодуля в этом МПК. Номер ячейки в массиве зависит от номера коммутируемого канала.

Рисунок 2.13

Для примера на рисунке 2.13 рассмотрен процесс управления МПК при коммутации канала 2 (К2) входящего тракта ИКМ7 с каналом 2 (К2) исходящего тракта ИКМ15 в МПК, реализованном на мультиплексорах. Количество мультиплексоров в таких МПК совпадает с количеством исходящих трактов, а адрес коммутации − с номером входящего тракта. Коммутация сводится к коммутации трактов ИКМ7 и ИКМ15 во временном интервале 2. Для ее реализации управляющее устройство на фазе установления соединения формирует в режиме ациклической записи виртуальную точку коммутации в АЗУ СМПК15: в ячейку с номером 2 (номер коммутируемого канала) записывает адрес коммутации (номер входа мультиплексора, к которому подключен коммутируемый тракт). На фазе переноса информации управляющее устройство в циклическом режиме просматривает ячейки АЗУ и во временном интервале 2 цикла тракта ИКМ считывает из ячейки 2 АЗУ адрес коммутации, который подается на адресные входы СМПК15. В результате во временном интервале 2 информационный вход 7 мультиплексора 15 подключается к его информационному выходу и кодовая группа канала 2 пересылается из входящего тракта в исходящий. Такая пересылка обеспечивается циклически до тех пор, пока не будет зафиксирован сигнал отбоя. При фиксации отбоя управляющее устройство стирает адрес коммутации из ячейки АЗУ, обеспечивая тем самым разрушение установленного соединения.

На рисунке 2.14 показана обобщенная схема, поясняющая принцип управления МПК N×M.

Рисунок 2.14

7.3.2 Временная цифровая коммутация − коммутация разноименных временных каналов.

В состав временного коммутатора (МВК) входят два вида запоминающих устройств (рисунок 2.15):

ИЗУ (информационное или речевое запоминающее устройство) обеспечивает временное хранение информационных блоков, принимаемых из каналов приема. Каждая ячейка ИЗУ закреплена за соответствующим каналом приема;

АЗУ (адресное или управляющее запоминающее устройство) используется для организации считывания информации из ячейки ИЗУ во временном интервале канала передачи. Каждая ячейка АЗУ закреплена за соответствующим каналом передачи.

Рисунок 2.15 − Общая схема реализации модуля временной коммутации (МВК)

Режимы работы запоминающих устройств в МВК:

ИЗУ работают в режиме «последовательная запись/произвольное считывание»;

АЗУ работают в режиме «произвольная запись/ последовательное считывание».

Объем информационного ЗУ равен количеству каналов приема:

V_ИЗУ = N ´ n,

где N – число входящих трактов,

n – число каналов в тракте приема, n = 32

Адрес ячейки ИЗУ соответствует порядковому номеру канала приема. Длина адреса (разрядность адреса) зависит от объема ИЗУ (количества ячеек ИЗУ):

U_ИЗУ =]log₂ V_ИЗУ [

Разрядность ячеек ИЗУ (длина слов, которые хранятся в ИЗУ) для типовых трактов ИКМ равна 8.

Объем адресного ЗУ равен количеству каналов передачи:

V_АЗУ = M ´ m,

где M – число исходящих трактов,

m – число каналов в тракте передачи, m =32

Адрес ячейки АЗУ соответствует порядковому номеру канала передачи. Длина адреса (разрядность адреса) зависит от объема АЗУ (количества ячеек АЗУ):

U_АЗУ =]log₂ V_АЗУ [

Разрядность ячеек АЗУ равна разрядности адресов ячеек ИЗУ.

Пример. МВК 32х32 МТ 20/25 (рисунок 2.16)

ИЗУ

V_ИЗУ = 1024 ячейки, (N = 32, n = 32)

Длина адреса

Разрядность ячеек К_ИЗУ = 8

АЗУ

V_АЗУ = 1024 ячейки, (M = 32, m = 32)

Длина адреса

Разрядность К_АЗУ = 10

Рисунок 2.16