3.4 Разработка функциональной схемы

При разработке функциональной схемы необходимо раскрыть особенности работы отдельных компонентов и особенности их взаимодействия. Должна быть представлена общая схема алгоритма функционирования разрабатываемой системы. В пояснительной записке должны быть раскрыты вопросы организации сброса и синхронизации используемых процессоров, особенности начальной загрузки ПЦОС, инициализации HOST интерфейса и особенности взаимодействия между процессорами ЦОС и HOST-процессором, инициализации последовательных портов для подключения АЦП и ЦАП, программирования АЦП и ЦАП, ввод-вывод данных, особенности подключения внешней памяти, клавиатуры, индикации и т.д. Результатом данного раздела является разработанная схема электрическая функциональная Э2.

3.4.1 Организация синхронизации, сброса и начальной загрузки

Для стабильной работы многопроцессорной системы необходимо обеспечить стабилизацию тактовых частот используемых процессоров. Стабилизация частоты обеспечивается кварцевым или керамическим резонатором. Например, для стабилизации тактовой частоты процессоров DSP 56ХХХ (фирмы Моторола) можно использовать схему, представленную на рисунке 3.7, где EXTAL и XTAL выводы процессора ЦОС.

Модуль сброса HOST-процессора включает схему POR (Power-On Reset), обеспечивающую начальный сброс микроконтроллера при включении питания, супервизор напряжения - схему BOR (Brown-Out Detector), которая отслеживает напряжение питания в рабочем диапазоне и подает сигнал сброса в случае уменьшения напряжения ниже критического уровня, схему WDT (Watch Dog Timer), которая генерирует сигнал сброса, если обращения к WDT нет в течение некоторого времени (таймаут). Сторожевой, или охранный, таймер (WDT) служит для защиты от зависаний процессора, вызванных случайными помехами. Данные узлы являются обязательными. В зависимости от выбранного типа микроконтроллера, эти блоки могут входить в его состав или их необходимо реализовать при помощи внешних схем

Р исунок 3.7

Начальный сброс процессоров ЦОС при включении питания может быть организован независимо от сброса HOST- процессора. Альтернативным решением является сброс процессоров под управлением HOST-процессора.

В отличие от универсальных микроконтроллеров процессоры ЦОС поддерживает несколько режимов начальной загрузки. Например, начальная загрузка процессора ADSP 21ХХХ, зависит от уровней сигналов на четырех входах управления MODE A, MODE B, MODE C, MODE D во время сброса системы (таблица 3.1). После окончания импульса сброса на входе RESET начинается начальная загрузка памяти процессора в соответствии с выбранным режимом работы. По окончании предварительной загрузки начинает выполняться программа с команды, расположенной по нулевому адресу 0х0000.

Внешние выводы процессоров ЦОС многофункциональны. Выбор конкретной функции осуществляется программированием порта при инициализации процессора.

Таблица 3.1

В пояснительной записке необходимо представить особенности инициализации всех портов процессора ЦОС.