Сумматоры.

Сумматоры – это класс КЦУ, выполняющих операцию математического сложения двух двоичных п-разрядных чисел. Сумматоры бывают полными и неполными.

Неполный сумматор (полусумматор) – представляет со-бой комбинационное устройство с двумя входами и двумя выходами, выполняющее операцию сложения двух одно-разрядных чисел в соответствии с таблицей истинности:

А и В – входные одно-разрядные числа; S1 – выход суммы; Р1 – вы-ход переноса в стар-ший разряд.

При суммировании многоразрядных двоичных чисел с помощью одноразрядных сумматоров их необходимо сое-динить в последовательные структуры. Выходы переноса Р микросхем младших разрядов подключаются к входам переноса Р-1 микросхем старших разрядов. Отдельные ра-зряды слагаемых подаются на входы А и В микросхем соответствующих разрядов, а с их выходов S снимаются разряды результата суммирования. Выход переноса Р ми-кросхемы самого старшего разряда является выходом пе-реноса результата суммирования всего п-разрядного чис-ла. Структурная схема одноразрядного полного сумматора,

п оложенная в основу микро-схем ТТЛ-типа приведена на рисунке:

Такой способ наращивания разрядности сумматоров пу-тем последовательного объединения нескольких полных сумматоров меньшей разрядности достаточно прост в схе-мной реализации, но имеет существенный недостаток – низкое быстродействие.

Этого недостатка лишены сумматоры с параллельным переносом. Для построения четырехразрядного сумматора с параллельным переносом необходимо полученные функ-ции алгебры логики (ФАЛ) для Рi каждого разряда подать на соответствующие входы Р-1 полных одноразрядных сумматоров. Пример такой структуры приведен на ри-сунке, из которого видно, что даже для четырехразрядного сумматора требуется достаточно сложная схема фор-мирования переноса. Поэтому такие схемы реализуют для сложения чисел с разрядностью не более четырех бит.

При необходимости реализации быстродействующих сумматоров для сложения двоичных чисел большей раз-рядности используют набор сумматоров с параллельным переносом.

Дешифраторы и шифраторы.

Дешифратор – это устройство, предназначенное для преобразования двоичного кода в напряжение логической единицы (логического нуля) на том выходе, номер которо-го совпадает со значением двоичного кода на входе. При п входах в полном дешифраторе имеется 2п выходов, т.е. для каждой комбинации входных сигналов имеется соот-ветствующий выход. Дешифратор, у которого при п входах число выходов меньше 2п, называется неполным. Другое название дешифратора – декодер. Принцип работы полно-го трехразрядного дешифратора рассмотрим на примере

его таблицы истинности.

С оответствующие таблице истинности функции алгебры логики (ФАЛ) имеют вид:

Структурная схема и уго трехразрядного дешифратора:

Построенные по полученным формулам дешифраторы называются линейными. К преимуществу линейных деши-фраторов можно отнести высокое быстродействие, поско-льку входные переменные одновременно поступают на все элементы И и формируется результат на их выходах.

В существующих микросхемах логических элементов количество входов ограничено. Следовательно, ограниче-на и разрядность реализуемых на их основе линейных де-шифраторов, что является недостатком.

Д анного недостатка лишены пирамидальные дешифра-торы, принцип построения которых состоит в том, что сначала строят линейный дешифратор для двухразрядного числа Х1, Х2, для чего необходимы 22 двухвходовые схемы И.

Далее каждое полученное произведение переменных Х1 и Х2 в прямой и инверсной форме умножается на входную переменную Х3 в прямой и инверсной форме. Получен-ные произведения снова умножаются на входную переме-нную Х4 в прямой и инверсной форме и т.д. Наращивая таким образом структуру, можно построить пирамидаль-ный дешифратор на произвольное число входов. Характерным отличием пира-мидальных дешифрато-ров от линейных явля-ется использование то-лько двухвходовых ло-гических элементов вне зависимости от разряд-ности дешифруемого числа. Следовательно, в одном корпусе ИС мо-жно расположить боль-шее число двухвходвых элементов.

- Шифраторы выполняют задачу обратную дешифрато-ров: появление логической единицы (логического нуля) на определенном входе приводит к появлению соответству-ющей кодовой комбинации на выходе. Так же, как и де-шифраторы, шифраторы бывают полными и неполными. Работа восьмивходового пол-ного шифратора задается та-блицей истинности. ФАЛ, за-дающие работу восьмивходо-вого шифратора:

Синтезированная на основании приведенных логичес-ких уравнений структурная схема шифратора и его УГО приведены ниже:

12