- •Сложение двоичных чисел в кодах.
- •Умножение двоичных чисел машинным методом.
- •Тема 2.1: Элементы математической логики
- •Тема 2.2: Формы логических функций и их использование для синтеза логических схем.
- •Тема 2.3. Логические элементы и схемы. Классификация
- •Тема 2.4 «методы минимизации логических ф-ий»
- •Раздел 3. Синтез комбинационных схем
- •Тема 3.1
- •Дешифраторы и шифраторы
- •Тема 3.4
- •Тема 4.1
- •Тема 4.2
- •Тема 4.3
Тема 3.4
Компараторы, сумматоры.
1.Полусумматор (одноразрядный сумматор на 2 входа)
Сумматор- это электронный узел выполняющий операцию суммирования цифровых кодов 2 чисел
При сложении 2 чисел в каждом разряде производится сложение 3 цифр.
Цифры данного разряда первого слогаемого xi, цифры данного разряда второго слагаемого yi, цифры (1 или 0) переноса из соседнего младшего разряда (pi-1)
Результат сложения для каждого разряда состоит из 2 цифр: цифры суммы для этого разряда (Si); цифры(1 или 0) переноса в следующий старший разряд (Pi).
Полусумматор служит для сложения 2 двоичных цифр (xi, yi) и не учитывает переноса из соседнего младшего разряда в данный (pi-1)
xi+yi=PiSi
Полный одноразрядный комбинационный сумматор на 3 входа. на вход подаются xi, yi, pi-1; имеют 2 выхода si, pi.
Такой сумматор можно построить из 2 полусумматоров. Второй полусумматор будет прибавлять к полученной сумме единицу переноса из предыдущего разряд, которая поступает на дополнительный вход pi-1.
Последовательный сумматор
Последовательный сумматор преобразует последовательные коды слагаемых в последовательный код их суммы. Сложение 2 многоразрядных двоичных чисел начинается с младшего разряда и выполняется поразрядно последовательно за столько тактов сколько разрядов содержится в двоичном числе.
Перед началом счета схема задержки устанавливается в 0. Цифра переноса в каждом такте сложения запоминается в схеме задержки, с выхода которой снимается бит переноса в следующем такте сложения и поступает на вход 3 сумматора SM.
Достоинства- малое количество оборудования, недостаток- низкое быстродействие.
Параллельные сумматоры
В параллельных сумматорах имеется отдельная схема суммирования в для каждого разряда. В этом сумматоре n разрядные числа x1 x2 … xn и y1 y2 …yn подаются одновременно на его входы. Перенос pi-1 каждого отдельного предыдущего одноразрядного сумматора подается на вход переноса последующего одноразрядного сумматора.
Компараторы. Цифровые комбинационные устройства сравнения.
Устройство сравнения или компаратор- это операционный узел ЭВМ предназначенный для сравнения 2 чисел A и B
Результатом сравнения является обнаружение состояний.
Многоразрядные числа сравнивают начиная со старший разрядов. На выход многоразрядного компоратора подают результат сравнения самых старших несовпадающий разрядов.
Триггерные элементы цифровых устройств
Тема 4.1
Классификация триггнеров и их общие характеристики, асинхронные RS триггер и его разновидности
Назначение и классификация триггеров.
Триггер – это электронное устройство с помощью которого можно записывать, хранить, считывать двоичную информацию. Он имеет 2 устойчивых состояния равновесия: логической 1 и логического 0
Входы и выходы триггера : Sy-вход установки триггера в 1
Ry –вход установки триггера в 0
X1-Xm информационные сигналы определяющие состояние триггера C1-Cpсинхронизирующие входы, они определяют момент времени который осуществляется переход триггера в то состояние которое задано информационными входами X1-Xm и Vk – управляющие входы, разрешают прохождение либо информационных сигналов X1-Xm либо синхросигналов C1-Cp на триггер.
Классификация триггеров:
В зависимости от используемых информационных входов Xi триггеры подразделяются на следующие типы:
триггер с раздельной установкой 0 и 1 (RS)
триггер со счетным входом (T)
триггер с приемом информации по одному входу (Д) или триггер задержки
универсальный (ЖК) триггер
по наличию синхровходов триггеры подразделяются на:
асинхронные ( несинхронезируемые)- реагируют на информационные сигналы при их появлении на входе, то есть триггер не имеет ни одного синхровхода С
синхронные- реагируют на информацционные сигналы только при наличии разрешающего сигнала на входе С.
синхронезируемые триггеры делаятся :
по способу приема входной информации:
а) со статическим управлением по входу С
б) с динамическим управлением (управление фронтом или срезом синхросигнала:
-Динамическое прямое управление- триггер риагирует на перепад тактового сигнала с 0 на 1 значение (по фронту) см.стр выше
- динамическое инверстное управление- триггер реагирует на перепад сигнала с 1 на 0 значение (по срезу) см.стр выше.
2.2.2 по принципу передачи принятой информации:
а) одноступенчатые (однотактные)- прием и передача на выход принятой информации неразрывно связаны
б) двухтактные- прием и передача на выход принятой информации разделены так что потенциалы на выходы триггера меняются лишь после того как триггер передет в режим хранения принятой информации.
Асинхронныйй RS триггер :
на двух элементах или-не:
Действующим в этой схемме является сигнал высокого уровня.
на двух элементах и-не.
Действующим в этой схеме является сигнал низкого уровня.
