2.1.5. Логический синтез управляющих устройств с кодированием состояний.
2 .1.5.1. Понятие состязания элементов памяти.
Состязание элементов памяти возникает из-за неидентичности характеристик и может приводить к появлению переходных неустойчивых состояний, которые отличаются от требуемых устойчивых состояний.
-без
состязания
или
-
с состязанием
Наличие неустойчивых комбинаций в блоке памяти, например 00, 11 может приводить к ложным срабатываниям выходных сигналов и исполнительных механизмов с непредсказуемыми последствиями для объекта управления. В связи с этим при синтезе управляющих устройств принимают меры по предотвращению состязания элементов памяти с помощью так называемого противогоночного кодирования.
2.1.5.2. Противогоночное кодирование блока памяти.
Чтобы избежать состязания элементов памяти необходимо организовать их переключение так, чтобы при каждом переходе в новое состояние в блоке памяти изменял свое состояние только один тригер. Если кодировать состояние элементов памяти двоичным кодом, то такому способу кодирования соответствуют коды, изменяющиеся при каждом переходе только в одном разряде.
Д
Если замкнутый граф содержит нечетное число состояний или переходов, то противогоночное кодирование с минимальным числом элементов памяти выполнить невозможно. В этих случаях используется следующее правило коррекции исходного графа переходов: если исходный граф переходов содержит замкнутые подграфы с нечетным числом переходов, то для противогоночного кодирования необходима коррекция с целью приведения к четному числу переходов. Для этого используется дополнительные состояния и безусловные переходы.
При выполнения противогоночного кодирования графа переходов часто удобно пользоваться следующей техникой. Требуемый граф переходов размещается на заранее заданной структуре, соответствующей определенному числу элементов памяти в блоке памяти. Эти структуры следующие:
Элементов памяти 2 (N=2). Обозначим их тригерами А и В. Тогда структура имеет вид:
Элементов памяти 3 (N=3). Обозначим их тригерами А, В и С. Тогда структура имеет вид:
элементов памяти 4 (N=4). Обозначим их тригерами А, В, С и D. Тогда структура имеет вид:
Замечание: если граф переходов содержит состояния, в которых количество переходов из одного состояния больше числа элементов в блоке памяти (разрядов кода), то для противогоночного кодирования может потребоваться либо расширение графа переходов, либо увеличение блоков памяти.
2.1.5.3. Структурная схема управляющего устройства с кодированием состояний.
БЛУ – блок логических условий переключения;
БП – блок памяти (блок триггеров);
Дш – дешифратор состояний блока памяти;
БВ – блок выходов.
2.1.5.4. Последовательность синтеза управляющего устройства с кодированием состояний.
Рассмотрим процедуру синтеза на конкретном примере графа переходов, полученного ранее на этапе системного проектирования.
Последовательность синтеза управляющего устройства:
1. Синтез блока памяти. Синтез выполняется в два этапа:
а) противогоночное кодирование графа переходов с коррекцией, если это необходимо.
б) определение числа элементов памяти в блоке памяти по закодированному графу переходов.
Выбор количества элементов памяти осуществляется по формуле
,
где
- число элементов памяти;
- число состояний скорректированного
графа переходов.
Рассмотрим на примере противогоночное кодирование:
Один контур имеет 6 состояний, следовательно добавления состояний не требует, второй контур – 5 состояний, значит, необходимо добавить еще одно.
1 способ – дается нумерация и обводится необходимые состояния
2 способ – встраивание в сетку.
В данном случае в блоке памяти достаточно использовать 3 тригера А, В и С.
2. Синтез блока логических условий переключения.
Синтез выполняется в следующей последовательности. На скорректированном графе переходов для каждого триггера находим состояния, в которых этот триггер находиться в единичном, т.е. включенном состоянии, и все эти состояния обводятся контуром.
Составляются структурные формулы для включающих и выключающих сигналов S и R. Включающим сигналом S соответствуют пересечения входных стрелок переходов с контуром соответствующего тригера. Выключающим сигналом R соответствуют пересечения выходных стрелок переходов с контуром соответствующего тригера.
При этом состояние тригера, для которого составляется структурная формула, и который меняет свое состояние при этом переходе в структурной формуле не участвует.
-
неправильная форма записи
Правильная форма записи:
3. Синтез блоков дешифратора состояний блока памяти и блока выхода.
Обычно эти блоки синтезируются одновременно.
Используются 2 способа:
а) с использованием элементов «ИЛИ»
б) с использованием элементов памяти
Правила синтеза те же, что и для управляющих устройств с позиционной структурой.
Первый способ:
Полученные структурные формулы упрощаются по возможности, используя известные законы алгебры логики и методы минимизации, например:
Второй способ:
Реализация последних трех неэффективна на элементах памяти
Замечание: в каждом конкретном случае для каждого выходного сигнала может быть выбран способ 1 или 2, используя критерии минимизации числа элементов в схеме и ее стоимости. В некоторых случаях проще использовать при синтезе дешифратор состояний блока памяти на все сочетания.
4. Составление функциональной схемы управляющего устройства по полученным структурным формулам.
