- •Структура зу типа 2d
- •Структура зу типа 2.5d
- •Структура зу типа 2d-m
- •Структура зу типа 3d
- •Устройство перепрограммируемого пзу
- •Принципы ускорения доступа к озу. Расслоение, конвееризация, буферизация.
- •Алгоритм работы кэша с отложенной записью
- •Чередование адресов
- •Тайминг памяти
- •Основные сигналы интерфейса dram
- •Регенерация dram
- •Возможны три различных метода регенерации данных.
- •Память fpm dram
- •Память edo dram
- •Память bedo dram
- •Особенности sdram
- •Память ddr sdram
- •Память ddr2, ddr3 sdram.
- •Совместимость
- •Организация канала rdram
- •Процедура инициализации rdram
- •Память vc ram
- •Принцип организации устройств обработки цифровой информации.
- •Классификация алу
- •Блок-схема и алгоритм алу для сложения чисел с фиксированной запятой
- •Способы организации алу для умножения двоичных чисел.
- •Метод ускорения умножения
- •Однокристальные эвм семейства Intel8051. Общие характеристики эвм.
- •Структурная организация эвм Intel 8051
- •Функциональная схема микроконтроллера семейства 8051
- •Регистры общего назначения эвм Intel 8051
- •Служебные регистры эвм Intel 8051
- •Сигналы интерфейса эвм Intel 8051
- •Работа с портами эвм Intel 8051
- •Cтруктура прерываний эвм Intel8051
- •Организация внутренней памяти
- •Система команд Intel8051 Арифметические команды
- •Команды передачи данных
- •Команды битового процессора.
- •Команды ветвления и передачи управления
- •Схемы подключения внешней памяти данных
- •Подключение 8031(8051) к внешней памяти программ
- •Вывод числа на 7-сегментный код
- •Вывод двоично-десятичного трехразрядного числа для 7-сегментной индикации.
- •Передача по последовательному по последовательному асинхронному порту в 8051
- •Работа с таймером 8051: режимы, регистры таймеров
Способы организации алу для умножения двоичных чисел.
В ЭВМ операция умножения чисел с фиксированной запятой с помощью соответствующих алгоритмов сводится к операциям сложения и сдвига.
Произведение двух n-разрядных чисел с фиксированной запятой может иметь 2×n значащих разрядов. Поэтому, при операции умножения чисел с фиксированной запятой необходимо предусмотреть возможность формирования в АЛУ произведения, имеющего двойную по сравнению с сомножителями длину.
Для выполнения умножения структура АЛУ должна содержать регистры множимого, множителя и схемы формирования частичных произведений - так называемый сумматор частичных произведений, в котором путем соответствующей организации передач производится последовательное суммирование частичных произведений.
Количество циклов операции умножения зависит от количества цифровых разрядов множителя. Так при умножении n-разрядных чисел без знака в формате с фиксированной запятой потребуется n циклов, а при умножении n-разрядных чисел со знаком в формате с фиксированной запятой – n-1 цикл.
В каждом цикле анализируется очередная цифра множителя, и если это 1, то к сумме частичных произведений прибавляется множимое, в противном случае прибавляется ноль. Цикл завершается сдвигом множимого относительно суммы частичных произведений либо сдвигом суммы частичных произведений относительно неподвижного множимого.
В зависимости от способа формирования суммы частичных произведений различают четыре метода выполнения умножения рис. 3.4 (нумерация метода на рисунке совпадает с обозначением метода в тексте):
а) умножение, начиная с младших разрядов множителя, со сдвигом суммы частичных произведений вправо и при неподвижном множимом;
б) умножение, начиная с младших разрядов множителя, при сдвиге множимого влево и неподвижной сумме частичных произведений;
в) умножение, начиная со старших разрядов множителя, при сдвиге суммы частичных произведений влево и неподвижном множимом;
г) умножения, начиная со старших разрядов множителя, при сдвиге вправо множимого и неподвижной сумме частичных произведений.
Метод ускорения умножения
АЛУ для ускоренного умножения чисел с фиксируемой запятой.
Так как операция умножения относится к длинным операциям, для уменьшения времени ее выполнения существуют различные методы ускорения. Все методы делят на аппаратные и логические. И те и другие методы требуют дополнительных затрат оборудования. При использовании аппаратных методов дополнительные затраты оборудования прямопропорциональны числу разрядов.Данные методы вызывают усложнение схемы, ее удорожание и снижение надежности.
Логические методы не зависят от разрядов операндов.Усложняется схема управления АЛУ(Алгоритм работы).
Обычно применяется комбинация данных методов.
К аппаратным методам относятся:
1)выполнение операции сложения и сдвига позволяющие за 1 такт производить сдвиг информации сразу на несколько разрядов.
2)совмещение операций сложения и сдвига.
3)построение комбинационных схем множительных устройств (реализация табличного умножения).
Среди логических методов наиболее распространены методы позволяющие за один цикл умножения обработать сразу несколько разрядов множителя.
