- •Лекция 1 (04.09.2012)
- •Лекция 2 (11.09.2012)
- •Технологические ограничения
- •Лекция 3 (18.09.2012) Как увеличивается быстродействие за счет организации вм
- •Лекция 4 (25.09.2012) Ассоциативная память
- •Возможности, появившиеся при создании risc-процессоров
- •Интерфейсные системы
- •Лекция 7 (23.10.2012) Параллельный и последовательный арбитраж
- •Построение систем обработки данных
- •Лекция 8 (30.10.2012)
- •Ассоциативные параллельные процессоры
- •Лекция 5 (09.10.2012)
- •Лекция 6 (16.10.2012) Построение интерфейсных систем
- •Лекция 9 (20.11.2012)
- •Лекция 10 (27.11.2012) Машина Эльбрус
- •Уровни параллелизма
Технологические ограничения
С = 300000 км/с = 30 см/нсек
В проводниках эта скорость падает до 20 см/нсек.
В кристаллах эта скорость падает очень сильно и за счет этого падает тактовая частота.
Для больше быстродействия приходится давать больший ток, что порождает большие тепловыделения.
Чистота материалов для полупроводников – тоже проблема.
Уменьшать размеры уже практически некуда.
Берется кристалл, на него наносится фотоэмульсия. Берется фотошаблон – пластина с дырочками. И с помощью источника света рисунок шаблона проецируется на кристалл. В фотоэмульсии образуются дырки, открывая к доступ к кристаллу. Напыляется вещество для получения p-проводимости. Затем с другими шаблонами так же получается n-проводимость, проводники и т.п. На все про все 10-20 фотоэкспозиций. Минимальный размер дырки в фотошаблоне (элемента на кристалле) определяет технологию. С уменьшением этих проемов начинают появляться негативные оптические эффекты (дефракция), проявляются различные дефекты кристалла. Получается 1 дефект на 1 см кв на одну фотоэкспозицию. 90% кристаллов получаются бракованными.
Цикл регенерации – обращение к ячейкам оперативной памяти, чтобы не были потеряны данные (происходит подзарядка конденсаторов, хранящих биты памяти).
Лекция 3 (18.09.2012) Как увеличивается быстродействие за счет организации вм
Асинхронный конвейер (Конвейер команд)
Рассмотрим B:=B+A
1. Чтение команды (кода операции);
2. Дешифрирование кода операции;
3. Вычисление адреса первого операнда;
4. Чтение первого операнда;
5. Вычисление адреса второго операнда;
6. Чтение второго операнда;
7. Выполнение операции;
8. Запись результата;
9. Завершающие операции.
[1] → [2] → [3] → [4] → [5] → [6] → [7] → [8] → [9]
| | | | | |
[ Устройство обращения к памяти ]
К одной и той же памяти пытаются обратиться 6 устройств.
Машины с расширенной системой команд крайне неэффективны, т.к. нельзя поднять быстродействие за счет конвейеризации.
Варианты решений:
1. упростить систему команд (например упростить систему адресации);
2. отказаться от размещения и первого и второго операнда в памяти;
3. выбрать между чтением и записью;
4. выделить память команд от памяти данных.
Итого переход к гарвардской архитектуре.
RISC-процессор.
Эффективно программировать на машине с расширенной системе команд могут немногие.
При упрощении системы команд увеличивается быстродействие, но не производительность.
Конвейер команд не эффективен для машин с расширенной системой команд.
Нарушение естественного порядка следования команд.
Кэш – сверхоперативная память.
У всех современных МКП на кристалле машины с гарвардской архитектурой. На уровне пользователя архитектура принстонская.
Пусть естественный порядок не нарушается. Остаются помехи. Например:
- неправильное чтение после записи;
- ошибка записи после чтения;
- запись после записи (вторая команда записала результат раньше, чем первая);
- чтение после чтения.
Решение: учитывать порядок и время выполнения команд программистом.
При входе в конвейер выбираются значения регистров, нужных команде. Далее команда работает с полученными значениями.
Отличия асинхронного конвейера от синхронного. В синхронном запись во все ступени происходит одновременно.
Для того, чтобы У2 в асинхронном конвейере «знало», что произошла запись в переходный регистр устройством У1, используется специальный триггер.
Двухрегистровая схема позволяет уменьшить задержки.
При многорегистровой схеме используется очередь.
