Дизъюнкция
Это сложное высказывание истинно тогда, когда истинно хотя бы одно высказывание, входящее в него.
X1 |
X2 |
f1(X1,X2) |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
Читается X1 ИЛИ X2: часто это высказывание называют логическим сложением.
Логическая равнозначность
Это сложное высказывание истинно тогда, когда истинны или ложны одновременно оба высказывания.
Отсюда следует, что вне зависимости от смысла, равнозначными являются как истинные, так и ложные высказывания.
Например,
А=<дважды два - пять>
B=<один плюс два - шесть>
А~В равнозначны.
Импликация
Это сложное высказывание ложно только тогда, когда X1 – истинно, а X2 – ложно.
X1 |
X2 |
f1(X1,X2) |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
Читается: если X1, то X2. При этом X1 – посылка, X2 – следствие.
Из ложной посылки может следовать ложное следствие и это можно считать верным: <если Киев – столица Франции>, то <2-квадрат 3>.
Эквивалентности
В некоторых случаях сложное и длинное высказывание можно записать более коротким и простым без нарушения истинности исходного высказывания. Это можно выполнить с использованием некоторых эквивалентных соотношений.
Дизъюнкция:
х
х
х
х
...
х
х
х= х ,
т.е. истинность высказывания не изменится, если его заменить более коротким, таким образом, это правило приведения подобных членов:
– постоянно истинное высказывание.
0 x = x
x1 x2 = x2 x1
- (переместительный) коммуникативный закон.
x1 х2 х3 = (x1 х2) х3 = x1 (х2 х3)
- сочетательный закон.
Конъюнкция:
х
х
х
х...
х
х
х=
х
правило приведения подобных членов:
1 x = х
0 x = 0 - постоянно ложное высказывание
x x = 0 - постоянно ложное высказывание
Сложение по mod 2
1
х = x
0 x = x
x x = 1
x x x ... x = х – при нечетном числе членов, 0 - при четном числе членов
Правило де Моргана
x1 x2 ... xn = x1 & x2& ... & xn
x1 x2 ... xn = x1 & x2 & ... & xn
Докажем для двух переменных с помощью таблицы истинности:
Х1 |
Х2 |
Х1 Х2 |
X1 & X2 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
Операция поглощения:
Х XY = X или в общем виде X X*f(X,Y,Z...) = X;
Операция полного склеивания:
XY XY = X (по Y)
XY XY = Y (по Х)
Операция неполного склеивания:
XY XY = Х XY XY
20.Дайте характеристику: компараторам и сумматорам. Расскажите о принципе работы этих устройств.
Компараторами называются специализированные ОУ с дифференциальным входом и логическим выходом, предназначенные для сравнения двух аналоговых сигналов. На один вход компаратора подается исследуемый сигнал uвх, на другой – опорный сигнал uоп. Пусть uвх подается на неинвертирующий вход, uоп – на инвертирующий. Когда входной сигнал меньше опорного, на выходе компаратора формируется низкий уровень напряжения, соответствующий логическому нулю, когда входной сигнал становится больше опорного, на выходе будет высокий уровень напряжения (логическая единица). Если сигнал uвх подать на инвертирующий вход, а uоп на неинвертирующий, то получим инвертирующий компаратор
компаратор (аналоговых сигналов) — электронная схема, принимающая на свои входы два аналоговых сигнала и выдающая логическую «1», если сигнал на прямом входе («+») больше чем на инверсном входе («−»), и логический «0», если сигнал на прямом входе меньше, чем на инверсном входе.
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов
Сумматор — логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Сумматоры классифицируют по различным признакам.
В зависимости от системы счисления различают:
двоичные;
двоично-десятичные (в общем случае двоично-кодированные);
десятичные;
прочие (например, амплитудные).
По количеству одновременно обрабатываемых разрядов складываемых чисел:
одноразрядные,
многоразрядные.
По числу входов и выходов одноразрядных двоичных сумматоров:
четвертьсумматоры (элементы “сумма по модулю 2”; элементы “исключающее ИЛИ”), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;
полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);
полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).
По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:
последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;
параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.