Выбор элементной базы
Для построения ОЗУ были выбраны серии интегральных микросхем К531, т. к. они обеспечивают оптимальные быстродействие и потребляемую мощность.
В качестве микросхемы памяти была выбрана ИМС DS1265Y. Она имеет организацию 1M*8, т. е. может хранить 1Mбайт информации словами разрядностью 8 бит. Время задержки составляет около 70 нс. Номинальное напряжение питания 5В±10%. Ток потребления составляет 85 мА. Для реализации микросхемы используется корпус DIP. На рисунке 2 показана данная ИМС.
Рисунок 2 – DS1265Y
Назначение выводов:
Название |
Описание |
А0-А19 |
Выводы адресных сигналов |
DQ0-DQ7 |
Выводы сигналов данных |
CE |
Входы включения микросхемы |
WE |
Входы разрешения записи |
OE |
Входы включения вывода информации |
Vcc |
Напряжение питания |
Vss |
Заземление |
Для исполнения блока дешифрации адресного пространства были выбраны элементы КР531ЛИ1 (4х2И), КР531ЛЛ1 (4х2ИЛИ), КР531ЛН1(6 элементов НЕ), SN74S260 (2х5ИЛИ-НЕ), КР531ЛА1(2х4И-НЕ).
КР531ЛН1: время задержки не превышает 5 нс.
КР531ЛИ1: время задержки не превышает 7,5 нс.
КР531ЛЛ1: время задержки не превышает 7 нс.
SN74S260: время задержки не превышает 6 нс.
КР531ЛА1: время задержки не превышает 5 нс.
Изображение данных элементов показаны на рисунке 3.
Рисунок 3
Для реализации шинного формирователя была выбрана ИМС К555АП6. Она представляет собой восемь двунаправленных неинвертирующих буферных элементов. Графическое обозначение схемы представлено на рисунке 4.
Рисунок 4
Описание построения основных узлов и блоков
Сначала опишем блок запоминающих элементов (БЗЭ). Он предназначен для непосредственного хранения информации. В нашем случае, когда необходимо реализовать статическое ОЗУ организацией 1Мб*32, данный блок состоит из четырех микросхем памяти DS1265Y организации 1М*8, подключенных к одной адресной шине. Блок изображен на рисунке 5.
Рисунок 5
Выходы микросхем также объединены в шину, которая затем входит в блок формирования шины данных (БФШД). В обе микросхемы от шины управления входят сигналы чтения и записи MEMW и MEMR. Они устанавливают режим работы устройства, будет ли оно работать на запись данных или будет предоставлять информацию для чтения.
К каждой ИМС подходят сигналы от блока дешифрации адресного пространства (БДАП), управляющие выбором микросхем CE. Сигнал CE активен низким уровнем.
Блок формирования шины данных (БФШД) состоит из четырех микросхем К555АП6. Он предназначен для того, чтобы было возможно подключить шины ОЗУ к системной шине микроЭВМ, а также для увеличения нагрузочной способности шин. Блок изображен на рисунке 6.
Рисунок 6
Временная диаграмма работы микросхемы приведена на рисунке 7.
Рисунок 7 - Временная диаграмма работы микросхемы К555АП6
Основные достоинства шинного формирователя К555АП6:
большой выходной ток при малом входном;
отсутствие шума на выходе при переключениях.
Выводы этой микросхемы имеют следующие функциональные назначения:
А0...А7 — входы/выходы линий данных;
В0...В7 — входы/выходы линий данных;
DIR — входной сигнал управления направлением передачи. При DIR = 1 передача информации осуществляется от А к В, при DIR = 0 — от В к А. Этот сигнал выбирает верхний или нижний усилитель–формирователь, разрешая соответствующую передачу.
Если ОЕ = 1, то выходы со стороны А и со стороны В находятся в третьем стабильном состоянии, то есть модуль памяти отключен от системной шины данных.
Блок дешифрации адресного пространства (БДАП) собран из шести микросхем КР531ЛИ1, четырех микросхем КР531ЛН1, трех КР531ЛЛ1, двух КР531ЛЕ7, одной КР531ЛА1, 12 ключей, 12 резисторов. Блок имеет целью дать возможность поместить блок памяти в любое место адресного пространства. Реализация блока дешифрации показана на рисунке 8.
Рисунок 8
БДАП принимает адресные сигналы А21-А32 микропроцессора и вырабатывает сигнал CE для управления микросхемами модуля ОЗУ, а также сигнал ОЕ для управления шинными формирователями.