- •Содержание
- •Введение
- •Исходные данные для проектирования
- •Минимизация логической функции
- •Проектирование логической функции с помощью дешифратора к555ид3.
- •Проектирование логической функции с помощью мультиплексора к555кп7
- •Печатная плата
- •Проектирование делителя частоты на микросхемах к555ие7
- •Проектирование делителя частоты на микросхемах к555ие6
- •Циклограмма
Минимизация логической функции
Карта Карно – графический способ минимизации переключательных функций , обеспечивающий относительную простоту работы с большими выражениями и устранение потенциальных гонок . Представляет собой операции попарного неполного склеивания и элементарного поглощения . Карты Карно рассматриваются как перестроенная соответствующим образом таблица истинности функции.
Составим
Карту Карно для данной функции :
0
X |
1
1 |
3
1 |
2
0 |
X
|
5
0 |
1 |
1 |
12
1 |
13
0 |
15
1 |
14
0 |
8
X |
9
0 |
11
0 |
10
0 |
Составим уравнение для данной функции:
4 инвертора + 4 конъюнктора + 1 дизъюнктор
Проектирование логической функции с использованием микросхем К555ЛА3.
Проанализируем функцию:
Используя
теорему Де Моргана
, произведем замену :
Получим выражение вида:
Произведем логическое упрощение по правилам Де Моргана :
Проектирование логической функции с помощью дешифратора к555ид3.
Дешифратор
– комбинационное устройство , преобразующее
n-разрядный двоичный ,
троичный или k-ичный код
в
-
ичный одноединичный код , где k-
основание системы счисления . Логический
сигнал появляется на том выходе ,
порядковый номер которого соответствует
двоичному , троичному или k-ичному
коду .
Функционирование дешифратора
описывается системой коньюкций :
Проектирование логической функции с помощью мультиплексора к555кп7
Мультиплексор – устройство , имеющее несколько сигнальных входов , один или более управляющих входов и один выход . Мультиплексор позволяет передать сигнал с одного из входов на выход ; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов .
Воспользуемся таблицей истинности для проектирования схемы с помощью мультиплексора:
|
№ |
X4 |
X3 |
X2 |
X1 |
F |
№D |
Вход |
f1 |
0 |
0 |
0 |
0 |
0 |
X |
D0 |
|
f2 |
1 |
0 |
0 |
0 |
1 |
1 |
||
f3 |
2 |
0 |
0 |
1 |
0 |
0 |
D1 |
|
f4 |
3 |
0 |
0 |
1 |
1 |
1 |
||
f5 |
4 |
0 |
1 |
0 |
0 |
X |
D2 |
|
f6 |
5 |
0 |
1 |
0 |
1 |
0 |
||
f7 |
6 |
0 |
1 |
1 |
0 |
1 |
D3 |
1 |
f8 |
7 |
0 |
1 |
1 |
1 |
1 |
||
f9 |
8 |
1 |
0 |
0 |
0 |
X |
D4 |
|
f10 |
9 |
1 |
0 |
0 |
1 |
0 |
||
f11 |
10 |
1 |
0 |
1 |
0 |
0 |
D5 |
0 |
f12 |
11 |
1 |
0 |
1 |
1 |
0 |
||
f13 |
12 |
1 |
1 |
0 |
0 |
1 |
D6 |
|
f14 |
13 |
1 |
1 |
0 |
1 |
0 |
||
f15 |
14 |
1 |
1 |
1 |
0 |
0 |
D7 |
|
f16 |
15 |
1 |
1 |
1 |
1 |
1 |
Реализация схемы с использование мультиплексора К555КП7:

4
7
6