22.Процессоры с плавающей точкой adsp sharc. Особенности и характеристики

Аббревиатура SHARC означает супергарвардская архитектура. Название «супергарвардская» связано с наличием мощного шинно-го переключателя. Укрупненная схема процессоров представлена на рис. 5.3.

В состав процессора входит две двухпортовые памяти, ядро, процессор ввода/вывода, шинный переключатель, и порт шины мультипроцессорной системы.

К процессорам SHARC относятся серии ADSP2106*, ADSP 21160 и Tiger SHARC ADSP TS101S (все с плавающей точкой). Рис. 5.3. Процессоры семейства SHARC

На рис. 5.4 представлена схема процессора ADSP2106*. В со-став процессора входят две двухпортовых памяти, процессорное ядро, процессор ввода/вывода ми обмена данными и порт шины мультипроцессорной системы для подключения стандартных ин-терфейсов и шинный переключатель. К основным характеристикам процессора относятся: tн = 25 нс , FT = 40 МГц. Число разрядов m = 32. Память 2*4 Мбит (65).

Для разных модификаций: 2*2 Мбит (62); 2*0,5 Мбит (60). Технология КМОП, 0,3 мкм.

Корпус 240 отводов. Питание 5 В, 3,3 В. Стоимость до 10 долл. (минимальная).

Применяются в радиомодемах, для сотовой связи, для мультиме-диа, в базовых станциях и для радиолокации и радионавигации и др. В отличие от процессора ADSP2181 нет шины результата, но имеется общий файл регистров. В программе указывается какие регистры используются, например, при умножении и т. д. Все вычислители связаны между собой, поэтому необходимости в шине результата нет. Имеется КЭШ память, ускоряющая обмен командами. Шинный переключатель коммутирует шины команд и дан-ных .Управляющий порт осуществляет обмен данными и командами и адресами через стандартные интерфейсы. Процессор вход/выход I/O управляет работой порта ПДП, последовательных портов и линков. Имеется шесть портов - линков по 40 Мбит/с, всего 240 Мбит/с для организации многопроцессорных систем. Одновременно может производиться одно умножение, одно сложение, чтение из памяти, обновление 2-х адресов ячеек, вычитание. Активизируются последовательные порты, затем порты-линки, в блоке ПДП обновляются 2 адреса ячеек памяти. Адресация: регистровая адресация, прямая адресация, косвенная адресация, непосредственная адресация. Могут быть 3 формата данных: целочисленные, беззнаковые, знаковые и с плавающей точкой.

Следующий в семействе процессоров - ADSP 21160 (2000 г.). Отличие - 2 вычислительных блока в ядре, 2 файла регистров, 2 АЛУ, 2 умножителя, 2 сдвигателя. Вычислители работают параллельно, что существенно повышает производительность. Тактовая частота FT = 100 Мгц, производительность П =600 MFLOPS, tи = 10 нс, питание 2,5 В; 3,3 В. Третий тип процессоров SHARC - ADSP TS 101S (Tiger SHARC) - соответствует архитектуре SIMD.

Производительность (пиковая) для 32 битных алгоритмов 500 МАС/С, для 16 битных 2000 ММАС/С. Тактовая частота этого процессора 250 МГц. Память 6 Мбит (3 блока по 2 Мбит, каждая 64Кх32). Имеется два вычислительных блока, работающих параллельно, для чего формируется длинная команда. Структурная схема процессора показана на рис. 5.5.

АЛУ производят стандартные арифметические операции с фиксированной и плавающей точкой. Умножители реализуют операцию MAC. Сдвигатели 64 бит осуществляют логические и арифметические сдвиги, обработку битовых полей и операцию распаковки. Имеются два АЛУ для вычисления адресов и устройство управления программой. Три таймера вырабатывают сигналы прерываний. Через порт JTAG производится тестирование и эмуляция ЦСП. Три блока памяти МО, Ml, М2 хранят данные и команды. Соответственно, имеется три шины данных МО DATA, Ml DATA и М2 DATA по 128 бит. Обращение ко всем блокам памяти занимает один такт. Имеется HOST интерфейс связи между внутренними шинами ЦСП и внешними. Имеется три шины адресов. Процессор выполняет суперскалярные операции для телекоммуникаций. Примеры реализации типовых устройств: при 32 разрядах комплекное БПФ при N = 1024 выполняется за 39,34 мкс, на один отвод КИХ фильтра - 2,2 не. Турбокодер при скорости передачи данных 384 Кбит/с требует 51 MIPS, декодер Витерби - 0,86 MIPS, вычислитель корреляции по комплексной выборке - 0,27 MIPS. Периферия процессора состоит из процессора вход/выход, включающего контроллер порта ПДП: контроллер порта линков (4 линк-порта) и внешнего порта, включающего мультипроцессорный интерфейс, хост-интерфейс, входные и выходные буферные памяти FIFO, выходной буфер и устройство выбора каналов (cluster bus arbiter).

23.Классификация, особенности и характеристики процессоров фирмы Motorola

Процессоры классифицируются по числу разрядов на 16 раз-рядные и 24 разрядные с фиксированной точкой и 32 разрядные с плавающей точкой, как показано на рис. 6.1. На рисунке также приведены обозначения ЦСП. К особенностям процессоров можно отнести:

1. Наиболее распространенные процессоры имеют 24 разряда, за счет чего увеличены точность вычислений и динамический диа-пазон, что существенно при применениях.

2. Имеются две памяти данных и память программ, что позво-ляет вызывать сразу два операнда и не занимать память программ данными. 3. В состав вычислителя входят два аккумулятора, что сущест-венно при обработке сигналов квадратурных составляющих в сис-темах подвижной связи. 4. Разрядность адресов 16 бит, а данных 24. 5. За один командный цикл производятся выборка двух операн-дов, две параллельных пересылки и выполнение вычисления, в по-следних модификациях одновременно делаются два вычисления.

6. Циклы DO реализуются аппаратно.

7. Модульная, бит-реверсная и косвенная адресация.

8. В ряде модификаций в памяти процессора записана таблица синусов.

9. Глобальная шина данных GDB для связи с периферией и за-грузки формирователей адресов.

10. В составе ЦСП имеется управляющий HOST (ХОСТ) порт.

26.Формирователь адресов и устройство управления программой DSP56300.

В состав процессора входят два формирователя адресов. Каж-дый включает АЛУ (где вычисляются адреса) и 3 набора 16 разрядных регистров N,M,R Назначение: вычисление одновременно двух адресов: либо данных, либо команд и отправку их через муль-типлексор на две шины из трех ХАВ, УАВ и РАВ. Начальная загрузка идет с глобальной шины данных GDB (ввод начальных адресов, задание длины цикла, задание приращения но-меру следующего адреса и др.).

R - адресные регистры. М - регистры модификаторы определяют линейную, цикличе-скую или бит-реверсную адресацию. N - регистры смещения. 2¹⁶ = 65356 - адресное пространство.

Адресация: линейная, циклическая и бит-реверсная. АЛУ состоит из 3-х сумматоров.

Смещения - к содержимому регистра Rn добавляет или вычита-ет 1, то есть производит линейную адресацию. Сумматора, который производит сравнение по модулю - при циклической адресации. Сумматора с обратным переносом обеспечивает перестановку бит адресов в обратном порядке для реализации БПФ.

Устройство программного управления (PCU) PCU (Program Control Unit) производит конвейерную обработку команд. Организация цикла. Обращение к подпрограммам.Обслуживание прерыванийВ состав устройства управления входят:Генератор адреса команд (PAG). Контроллер декодирования (PDC). Контроллер прерываний (PIC). На рис. 6.6. показана схема генератора адреса команды. Счетчик циклов (LC), регистр начального адреса (LA). Программный счетчик (PC). Регистр состояния. (SR). Регистр режима обработки (OMR). Системный стек поддерживает до семи циклов (SS). Регистр состояния стека (SP). PCU - блок контроля программ, который управляет пятью состояниями процессора: - нормальным; - прерываниями; - сбросом; - ожиданием; - остановкой. Обработка команд вюочает три фазы: - выборка; - декодирование; - выполнение. При выборке вызывается команда по заданному адресу и от-правка ее по назначению. Далее производится декодирование ко-манды и третья фаза - определение места операндов и выполнение.

На рис. 6.7. показаны циклы и время выполнения. Работа трехуровневого конвейера соответствует нормальной работе процессора. Контроллер декодирования команд (PDC) генерирует сигналы управления конвейером. Он включает логическую матрицу декодирования команд, гене-ратор адреса команд в РМ, узел аппаратного цикла DO, узел об-служивания команды REP, Регистр кода условия для условных пе-реходов, узел обслуживания прерываний и регистр, куда записыва-ется 24 разрядная команда. Контроллер программного прерывания PIC вырабатывает адре-са команд прерываний и подтверждения прерывания, далее выпол-няется программа прерывания. Контроллер имеет четыре вывода: IRQ A, IRQB, на которые поступают запросы от внешних аппарат-ных прерываний, NMI тоже при немаскируемых внешних преры-ваниях и вывод RESET , на который подается сигнал сброса. Име-ется еще ряд команд: Состояние ожидания - WAIT, Состояние остановок - STOP (самое низкое потребление), ГТИ -выключен.

24Процессор DSP56300 motorolla?схема и характеристики. DSP 56300 относится к семейству 24 разрядных процессоров с фиксированной точкой. Структурная схема DSP 56300 представле-на на рис. 6.2. В состав ЦСП входят ядро, две памяти данных X и У, память программ и периферия, соединенные рядом шин: адресов данных ХАВ, YAB и программ РАВ, шин данных XDB, YDB, GDB и ко-манд PDB, объединенные во внутреннюю шину данных. Имеются две внешние шины адресов и данных, управляемых шинными пе-реключателями, позволяющими подключить внешние Шины к лю-бой из внутренних.

Периферия включает: • HOST порт для работы с управляющим микроконтроллером. • Два последовательных порта - синхронный и асинхронный. • Два таймера.

• Устройство связи (логика шины) с контроллером МС6800, пе-реключатели внешней шины адреса и данных и устройство управ-ления шинами. Кроме того, имеются генератор тактовых импульсов, контрол-лер прерываний, устройство контроля выполнения программы. Для связи с управляющим микроконтроллером в процессоре имеется HOST порт.

Схема HOST порта процессора приведена на рис. 6.3. Возможны три типа пересылок данных:

1. Из процессора через интерфейс. 2. Извне в процессор. 3. Из шины МК - в коммутатор управления процессором. Особенность интерфейса - двойная буферизация (скорость об-мена в два раза выше, так как имеются 2 регистра, соединенные последовательно).

Характеристики процессора 1. Производительность 40 MIPS. 2. Длительность цикла 25 не, Fx = 40 МГц. 3. Памяти данных X, Y состоят из RAM 2,5 Кх24 р и ROM 8Кх24 р.4. Память программ состоит из RAM 0,5x24 р и 64 Кх24 р и ROM 37 Кх24. 4. Технология 0,65 мкм (в настоящее время 0,25 мкм). 5. Питание 5 В и 2,5 В. Есть режим малого потребления. 6. Корпус содержит 208 выводов. Области применения процессора: подвижная связь, системы Радиодоступа, обработка речи, цифровое вещание, телеметрия, ви-деоконференции, проводные модемы и факс-модемы, в том числе и стандарта V34, разработанного фирмой

25.Вычислитель процессора DSP5600/Ядро процессора включает вычислитель, формирователь адре-сов и устройство управления программой. Вычислитель включает 24 разрядные входные регистры (ос-новные и теневые, используются первые или вторые, как указано в программе), в которые записываются операнды с шин XBD, YDB, вычислительные узлы: умножитель, внутренний 56 разрядный ак-кумулятор с сумматором, 56 разрядный сдвигатель, логическое устройство, устройство округления и масштабирования, два акку-мулятора А и В, куда помещаются результаты, узел сдвига и огра-ничения результата при переполнении аккумуляторов и сдвигатель, находящийся в цепи обратной связи.

На рис. 6.4. представлена схема вычислителя

27.Система команд и адресации процссора DSP56300/Основные виды адресации команд - прямая, косвенная, ин-дексная и др [9]. Основные - 6 групп команд. 1. Команды пересылок: MOVE - (пересылка содержимого управления регистра); MOVC - (пересылка содержимого управления регистра); MOVEM - пересылка; LUA - загрузка регистров Rn и Nn в AGU. 2. Арифметические: ADD - сложение ADDL со сдвигом влево, SUB вычитание; ADS, SBS - сложение, вычитание с переносом; ADDR - сложение операнда со сдвигом вправо; SUBR - вычитание операнда со сдвигом вправо; MPY - умножение; MAC - умножение с накоплением; MPYR- умножение с округлением; ASR - арифметический сдвиг; ASL - арифметический сдвиг со знаком; СМР - установка бит (флажков); TST - проверка аккумулятора на 0; NEG - отрицательный результат; ABS - взятие модуля; NORM - нормализация; RND - округление; CLR - очистка. 3. Логические команды: AND, OR. EOR (с отрицанием); LSL - логический сдвиг влево; LSR - Логический сдвиг вправо; 4. Команды обработки бит: BCLR - проверка и обнуление бита; BCHG - проверка и инверсия бит ; ВSET - установка бит; BTST - проверка бит. 5. Команды цикла DO, END, DO. 6. Управление. REP - повторить следующую команду; JMP - безусловный переход; JSP - обращение к подпрограмме; RTS - возврат из подпрограмм; RTI — возврат из прерывания; NOP - нет операции; SWI - программное прерывание; WAIT - ожидание прерывания; STOP - останов; RESET - сброс.

Виды адресации 1. Регистровая адресация. Операнд записывается в регистр ад-реса или данных. 2. Косвенно - регистровая. Операнд находится в ячейке памяти. 3. Косвенная адресация с инкрементом. RGM = 1. 4. RGM = -1 (косвенная адресация с декрементом). 5. Прямая адресация. Операнд в ячейке памяти, и адрес задается в команде. 6. Относительная адресация. Операнд находится в ячейке памя-ти, а адрес - равен числу находящихся в счетчике команд + коман-да смещения. Виды команд 1. Операции пересылки. 2. Арифметические. 3. Логические. 4. Операции сдвига. 5. Сравнение и тестирование. 6. Битовые операции. 7. Операции управления. Тактовые частоты 16 разрядных МК составляют 0-21 МГц, 32-разрядных от 15 до 40 МГц и выше.

28.Процессоры фирмы Texas Instruments и их характеристики.Первый в мире ЦСП TMS320C10 разработан фирмой в 1982 г. [5]. Затем появился С20, имевший вдвое большую производитель-ность. За прошедшее время фирмой разработано несколько поко-лений процессоров, как с фиксированной, так и с плавающей точ-кой [6, 11, 12, 13]. На рис 7.1. представлены процессоры фирмы Texas Instruments. Последовательность вверху представляет процессоры с фикси-рованной точкой. Среди них следует выделить платформы С2000, С5000 (16р) и С6000 (32р), выпускаемые на современных техно-логиях. Процессоры платформы С6000 содержат параллельные вы-числители и, соответственно, длинную команду, обеспечивающие

огромную производительность. Внизу представлены 32 разрядные процессоры с плавающей точкой СЗО, его модификация СЗЗ и С40, а также процессор С6700, имеющий туже архитектуру, что и про-цессоры С6000, но с плавающей точкой. Особое место занимает процессор С80 (1997 г.): на одном кристалле имеется четыре ЦСП с фиксированной точкой и управляющий мастер-процессор с пла-вающей точкой, предназначенный для обработки изображений и мультимедиа. Области применения процессоров весьма разнообразны: плат-форма С2000 предназначена для управления, электронной почты, обработки речевых сигналов и локальных радиосетей. Платформа С5000 служит для формирования и обработки сигналов телеком-муникационных систем подвижной, стационарной и др. К плат-форме С5000 относятся процессоры С54* и С55*. С 55 имеет большую производительность за счет двух вычислителей, рабо-тающих параллельно. Фирмой Texas Instruments разработано несколько вариантов процессора ОМАР (Open Multimedia Application Platform) - состав-ная (открытая) платформа для мультимедийных применений. На одном кристалле находится процессор С54 или С55 и сопроцессор ARM (Advance RISC Machines), с RISC архитектурой, предназна-ченный для обработки видео изображений (MPEG 4, JPEG, WIN-DOWS, Media Video) или для обработки аудио сигналов (MPEG 1, AAC, WMA, GSM речевой кодек) или для обработки речи (текст-речь, восстановление речи) и др. В 32 разрядных процессорах платформы С6000 используется архитектура параллельных вычис-лений, а именно в ядре содержится 8 вычислителей, работающих одновременно. Это потребовало формирования длинного команд-ного слова (Very long instruction) - 8 команд в одном слове. За счет этого получена наибольшая производительность ЦСП. Высокопро-изводительные процессоры С6000 позволяют реализовать доста-точно сложные алгоритмы ЦОС, например, используются на базо-вых станциях сотовой связи, для обработки видео изображений, в системах радиолокации и радионавигации. Выпускаются процессо-ры С6000 как с фиксированной точкой - С6400, так и с плавающей -С6700 по той же архитектуре, но с арифметикой с плавающей точ-кой. К процессорам с плавающей точкой также относятся 32 раз-Рядные процессоры СЗЗ и С40. СЗЗ изготовлен по современной технологии и предназначен для широкой области применений:фильтрации, спектрального анализа, систем радиодоступа, обра-ботки речи и др. Транспьютероподобный процессор С40 предна-значен для работы в распределенных вычислительных устройствах. Для этого в процессоре имеется 6 коммуникационных портов для связи с другими процессорами.