Обзор процессоров шестого поколения

Процессоры Pentium Pro (1995 год, технология 0,35 мкм) выпускались с частотами ядра 150, 166, 180 и 200 МГц и объемом вторичного кэша 256 и 512 Кбайт (1024 Кбайт в специальных моделях).

Pentium II OverDrive (август 1998 года) выполнен на базе ядра процессора Хеоп, имеет частоту 333 МГц (шина - 66,6 МГц) и вторичный кэш 512 Кбайт (кэшируемый объем памяти 64 Гбайт), работающий на частоте ядра. Процессоры Pentium II сочетают архитектуру Pentium Pro с технологией ММХ. По сравнению с Pentium Pro удвоен размер первичного кэша (16+16 Кбайт), размер вторичного кэша варьируется от 0 до 2 Мбайт. В процессоре используется новая технология корпусов — картридж с печатным краевым разъемом, на который выведена системная шина (Single Edge Contact Cartridge - SECC).

Первые процессоры Pentium II (до выпуска они имели кодовое название Klamath), появившиеся весной 1997 года, насчитывали около 7.5 млн транзисторов только в процессорном ядре и выполнялись по технологии 0,35 мкм. Они имели тактовые частоты ядра 233, 266 и 300 МГц при частоте системной шины 66,6 МГц.

Следующее поколение Pentium II, имевшее кодовое название Deshutes (по названию реки неподалеку от места разработки), появилось в 1998 году и выполнялось уже по технологии 0,25 мкм. Это позволило поднять тактовую частоту (чем мельче элементы, тем меньше они рассеивают мощность, что особенно критично на высоких частотах). Процессор на 333 МГц имеет частоту шины 66,6 МГц, а процессоры на 350 и 400 МГц уже имеют частоту системной шины 100 МГц. Для работы на такой частоте эффективна оперативная память на микросхемах SDRAM (синхронная динамическая память), у которой в середине пакетного цикла данные передаются в каждом такте.

Для «самых простых» компьютеров по той же 0,25 мкм технологи и выпустили облегченный вариант процессора, названный Celeron. Процессоры Celeron имеют частоты ядра 266 и 300 МГц (частота шины — 66 МГц) и тоже устанавливаются в слот 1. Вторичный кэш исключен, что заметно отразилось на производительности (системные платы для слота 1 вторичного кэша, естественно, не имеют).

Для мощных компьютеров предназначено семейство Хеоп. Для них ввели новый слот 2, который (вместе с интерфейсом нового процессора) позволяет строить как избыточные системы с FRC, так и симметричные 1-, 2-, 4- и даже 8- процессорные системы. Частота шины — 100 МГц, частота ядра — 400 МГц, вторичный кэш, как и в Pentium Pro, работает на частоте ядра (а не на ее половине). Объем вторичного кэша — 512 Кбайт, 1 или 2 Мбайт при кэшировании до 64 Гбайт (все адресное пространство при 36-битной адресации). Процессоры Хеоn отличаются не только большей мощностью, но и большими размерами — 15,2х12,7х1,9 см.

Двойная независимая шина

Динамическое выполнение резко повышает частоту запросов процессорного ядра к шине за данными и инструкциями, поскольку ядро одновременно обрабатывает несколько инструкций. Для обхода узкого места — внешней шины - процессорное ядро использует архитектуру двойной независимой шины DIB (Dual Independent Bus). Одна из этих шин используется только для связи с кристаллом вторичного кэша, расположенным в том же корпусе микросхемы, а в Pentium П — в том же картридже. Эта шина является локальной и в геометрическом смысле — проводники имеют длину порядка единиц сантиметров, что позволяет использовать ее на частоте ядра процессора. Значительный объем вторичного кэша позволяет удовлетворять большинство запросов к памяти сугубо локально, при этом коэффициент загрузки внутренней шины достигает 90%. Вторая шина процессорного кристалла выходит на внешние выводы микросхемы (картриджа), она и является системной шиной, или «фасадной» шиной (Front-Side Bus), процессора Р6. Эта шина работает на внешней частоте независимо от внутренней шины. По статистике загрузка процессором внешней шины для обычных «настольных» применений составляет порядка 10% от ее пропускной способности, а для серверных применений может достигать 60% при четырехпроцессорной конфигурации. Таким образом, ограниченная пропускная способность внешней шины (533 Мбайт/с при 66,67 МГц и 800 Мб/с при 100 МГц в пике пакетной передачи) перестает служить фактором, обесценивающим производительность процессора. Снижение нагрузки на внешнюю шину позволяет эффективно использовать многопроцессорную архитектуру.

Системная шина Pentium Pro и Pentium II более эффективна для объединения процессоров по симметричной архитектуре, чем шины предыдущих процессоров, оптимизированные для обмена с памятью. Она позволяет без дополнительных схем объединять до четырех процессоров.

Сигналы системной шины объединяются в группы запросов (Request) и ответов (Response). Каждое устройство-агент, подключенное к этой шине (например, любой из процессоров), до инициализации запроса через механизм арбитража должно получить право на использование шины запроса. Запрос выходит за два смежных такта: в первом такте передается адрес, тип обращения (чтение-запись памяти или ввода/вывода) и тому подобная информация. Во втором такте передается уникальный идентификатор транзакции, длина запроса, разрешенные байты шины и т.п. Через три такта после запроса проверяется состояние ошибки (error status) для защиты от ошибок передачи или нарушений протокола. Любая обнаруженная ошибка вызывает повтор запроса, а вторая ошибка для того же запроса вызывает исключение контроля #МС.

Шинные транзакции делятся на множество фаз, перекрывающих друг друга, На рис.1 изображены две транзакции.

В фазе завершения все агенты, отвечающие на данный запрос, при необходимости могут выставить на шину коды завершения. Другие процессоры в этой фазе управляют линиями НIТ# и HIТМ# в зависимости от попадания запроса в их внутренний кэш. Агент, не успевающий ответить за отведенные четыре такта, может выставить одновременно сигналы НIТ# и НIТМ# для задержки фазы завершения на число тактов, кратное двум. В случае кэш-попадания запрос к памяти удовлетворит процессор, поскольку передачи кэш—кэш происходят быстрее. Однако при попадании в модифицированную строку (НIТМ#) циклы обращения к памяти неизбежны.

На шине одновременно может присутствовать множество запросов и ответов, однако логический анализатор, «понимающий» протокол шины Р6, способен разложить их всех «по полочкам» соответствующих транзакций.

По составу и назначению сигналов системная шина процессоров шестого поколения значительно отличается от шин предыдущих процессоров.