Объединенная микропрограмма

Процесс синтеза УА по объединенной микропрограмме содержит 3 этапа

1. Получения отмеченного графа микропрограммы

2. Построения графа автомата или таблицы переходов

3. Синтез логической схемы микропрограммного автомата

Построение таблицы переходов

Таблица переходов отбираются 2х типов:

1 тип – пути вида а_m х_ms y_ms a_s

а_m = a_s а_m -> a_s а_m y_ms a_s

x_ms=1 (конъюнкция множества вершин, лежащих на пути перехода)

y_{ms –} одна микрокоманда, содержимое операторной вершины. В пути перехода 1 типа допускается пустое множество условных вершин. Конъюнкция пустого множества = 1

а_m y_ms a_s

2 тип - а_m х_m0 a₀

Переход нужен для того, чтобы для любой операции при любых условиях попасть в конечную вершину.

Исходное состояние аm	Код	Состояние перехода as	Код	Входной сигнал xn	Выходной сигнал уg	Функции возбуждения
а7 а7	111 111	а0 а0	000 000	х3 х3	у7,у16,у6 у8	—
а0	000	а1	001	1	у4у5	Д1
а1	001	а2	010	1	у1у3	Д2
а2	010	а3	011	х4	у7у5	Д1Д2
а3	011	а4	100	1	у10	Д3
а4	100	а5	101	1	у9у5	Д3Д1
а5	101	а6	110	1	у11	Д3Д2
а6	110	а7	111	х1х2 х1х2 х1х2 х1х2	13,15,17 13,14,17 12,15,17 12,14,17	Д3Д2Д1

Синтез логической схемы микропрограммного аппарата (МПА)

В составе МПА выделяется: комбинационная часть (КЧ), запоминающая часть (ЗЧ), дешифратор состояния (ДШС)

{y}

{x}

КЧ:

Входными сигналами являются осведомительные сигналы {x}, состояние автомата (a1, … a_m). Функция КЧ – выработка сигналов микроопераций {y}, функций возбуждения F триггеров памяти автомата.

ЗЧ строится на триггерах. Переход автомата из состояния в состояние осуществляется с помощью F, вырабатываемых КЧ.

Состояние автомата выделяется с помощью дешифратора. Входы ДШ – выходы разрядных триггеров памяти автомата. Выходы ДШС соответствуют состояниям и воздействуют на КЧ.

В качестве элементов запоминающей части используются триггеры. Схемы, вырабатывающие F будут наиболее простыми, если в качестве запоминающих элементов использовать D-триггеры.

Для построения ЗЧ нужно использовать закон кодирования состояния. Самый простой способ – унитарное кодирование: во всем коде содержится одна 1

100…0 а1

01000..0 а2

00100..0 а3

Обычно используются позиционные коды. R=]log₂M[

наиболее целое

8 – состояний, R=3- число триггеров

000 а0

001 а1

010 а2

:

111 а7

Если используются D- триггеры, то выгодно состояние, в котором используется наименьшее число единиц (проще F). Чем больше переходов в состояние, тем меньшее число единиц должно быть в коде состояния.

Общий алгоритм кодирования

1. Составляется список путей перехода, упорядоченный по убыванию.

2. Первому состоянию в списке присваивается код, в котором все нули (а7)

3. Следующим R-состояниеям присваиваются коды, в которых одна 1

4. Далее используются коды, содержащие 2,3 и т.д. единиц

Для синтеза логической схемы автомата используется обратная структурная таблица. Эта таблица является расширением обратной таблицы перехода. В таблицу переходв включаются столбцы код исходного состояния, код перехода, функции возбуждения

a_mX_ms=1

a_m a_s

{F_i}_ms=1=a_mx_ms

{Y_i}_ms=1=a_mx_ms

Алгоритм построения логической схемы

1. Для каждой строки таблицы строится конъюнктор, входами которого являются исходное состояние a_m и осведомительные сигналы, обеспечивающие переход данной строки структурной таблицы

2. Дизъюнктором объединяются выходы конъюнкторов, вырабатывающие одинаковые сигналы у

3. Аналогично с помощью дизъюнкторов объединяются выходы конъюнкторов, вырабатывающие одинаковые функции возбуждения

D1=a₀ v a₂x₄ v a₆a₄ v a₆x₁ v a₆x₂ v a₆x₁x₂

D1= a₀ v a₂x₄ v a₄a₆

Для получения минимальной схемы надо записать булевские функции, D1, провести минимизацию

Устройство памяти

При построении памяти используется 2 физических принципа для запоминания двоичных данных.

Устройства 1го типа основаны на сохранении электрического заряда, элементом которого является конденсатор, обеспечивающий сохранение заряда. Устройства, основанные на принципе сохранения заряда, называются DRAM (динамическое устройство с произвольным доступом). Теоретически заряженный конденсатор может сохранять заряд сколь угодно долго, если имеется идеальный изолятор. Поэтому в ПЗУ приходится периодически восстанавливать заряд на конденсатор (несколько тысяч раз в секунду). Необходимость подзарядки уменьшает быстродействие устройства.

Второй тип устройства выполняется на базе триггера. Не требует подзарядки, по быстродействию лучше, чем устройства на конденсаторах.

Для характеристики памяти используются параметры: время доступа и время цикла

tвыборки=tобращения+tвосстанавления

Для устройств на триггерах tвыб=tобр

Устройства на триггерах называются статическими ЗУ (SRAM). Для статических устройств tобр SRAM < tобр DRAM

Структура памяти

Микропроцессор внешняя память ОП DRAM Рег МП КЭШ L1

на материнской плате (SRAM) небольшой объем

КЭШ L2

SRAM

Структурная схема DRAM

разрешение считывания

буфер

RAS

защелка адреса столбца

защелка адреса строки

адрес строки\столбца

CAS

Адрес делится на 2 части: 9 разрядов адреса строки и 9 –столбца. Совместно они определяют положение запоминающего элемента, который передается через буфер во внешние схемы.

Временная диаграмма

t_вос

t_СAS

t_RAS

CAS

RAS

t_выб=t_Ras+t_CAS+t_вос

Методы ускорения DRAM

1. Страничная организация памяти

Соседние данные располагаются в пределах одной страницы. На одной странице элементы располагаются на одной строке. Тогда при считывании следующего данного не надо обновлять адрес строки

2. Интерливинг (чередование)

……….00

……….01

……...10

….…..11

Пусть надо считывать данные последовательно. А31-А0

АА	АА	АА	АА
ВВ	ВВ	ВВ	ВВ
СС	СС	СС	СС
DD	DD	DD	DD

Интерливинг заключается в разделенных данных на 2 банка: банк 0 и банк 1. В банк 0 записываются данные с четными адресами, в банк 1 – с нечетными. После считывания данного А можно считывать данное В, не дожидаясь времени восстановления

tобр=tras+tcas

Временная диаграмма памяти

Обращение к памяти DRAM выполняется с одновременным считыванием четырех 64-битных слов

Х У У У

5 2 2 2

7 1 1 1

Х 1 1 1

5 1 1 1

2 1 1 1