Регистр хранения

Регистры памяти – это самый простой вид регистров. Основное их предназначение – это хранение двоичной информации небольшого объема и в течение малого промежутка времени. Данные регистры представляются набором синхронных триггеров, каждый из которых способен хранить один разряд числа. Запись и считывание информации производится параллельным кодом одновременно во все разряды. Тактовый командный импульс обеспечивает режим ввода. По приходу нового тактового импульса, имеющаяся информация обновляется.

Наличие выходных сигналов триггеров характеризуют выходную информацию. Регистры хранения, фактически представляют собой набор триггеров. В качестве примера можно рассмотреть микросхему, состоящую из четырех D-триггеров и синхронизирующим входом “С”.

Ввод информации производится по входу D1-D4, при этом на E1, E2 и R должен быть уровень “0”. Если к моменту прихода тактового импульса на одном или двух входа E1, E2 присутствует уровень “1” – регистр осуществляет хранение предыдущей информации. По приходу на R “1” происходит сброс регистра независимо от состояния входов.

Счетчики

Счётчик - устройство, на выходах которого получается код, определяемый числом поступивших импульсов. Счётчики могут строиться на T или JK -триггерах. Основной параметр счётчика - модуль счёта (максимальное число единичных сигналов, которое может быть сосчитано счётчиком). Счётчики классифицируют:

по модулю счёта: двоично-десятичные; двоичные; с произвольным постоянным модулем счёта; с переменным модулем счёта;

по направлению счёта: суммирующие; вычитающие; реверсивные;

по способу формирования внутренних связей: с последовательным переносом;

с параллельным переносом; с комбинированным переносом; кольцевые;

Двоичный счетчик.

Действие четырехразрядного двоичного счетчика на JK-триггерах поясняют временные диаграммы, из которых следует, что до прихода первого импульса все триггеры находились в нулевом состоянии.

Числа записываются в обратном порядке - последний разряд является высшим. В интегральном исполнении выпускаются 4-, 8- и 12-разрядные счетчики. Счетчики одновременно являются и делителями частоты в 2n раз, где n - число разрядов. Описанный выше счетчик называется асинхронным или последовательным. В нем каждый последующий каскад считает после предыдущего.

Десятичный счетчик.

Десятичный счетчик состоит из декадных счетчиков, причем число декадных счетчиков равно максимальному разряду десятичных чисел, которые счетчик может считать. Каждый декадный счетчик является двоично-десятичным. Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавливаются в нулевое состояние.

Дешифраторы

46) Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать, что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода. Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора.

Дешифраторы могут быть полными и неполными. Полные дешифраторы реагируют на все входные коды, неполные – на коды, величина которых не превосходит некоторого заранее установленного значения. Выходы дешифраторов могут быть прямыми и ин-версными.

Каждый входной код адресует соответствующий выход, который при этом возбуждается. Поэтому входы дешифратора часто называют адресными. Стоящие возле них цифры (1,2,4…) показывают как соотносятся веса разрядов поступающего двоичного числа.

Выходы дешифратора оцифрованы десятичными числами. Дешифратор расшифровывает число, записанное в двоичном коде, представляя его логической 1 (логическим 0) на соответствующем выходе.

Дешифратор выбирается так, чтобы число его входов соответствовало разрядности по-ступающих двоичных кодов. Число его выходов равно количеству различных кодов этой разрядности. Так как каждый разряд двоичного кода принимает два значения, то полное количество n-разрядных комбинаций (n-разрядных двоичных кодов) равно 2n. Такое число выходов имеет полный дешифратор.

Неполный дешифратор выбирается, когда некоторые значения адресных кодов не отра-жают физической реальности. Так, например, дешифратор, предназначенный для фикса-ции двоичных кодов десятичного разряда (в нем могут быть цифры 0,1,2…9), должен иметь четыре входа (910 отображается как 10012). Однако комбинации, большие 10012 ото-бражают не цифру, а число, и поэтому (хотя и могут появляться на входах) не должны фиксироваться на выходах, число которых может не превышать десяти.

Основное назначение дешифратора состоит в том, чтобы выбрать (адресо-вать, инициализировать) один объект из множества находящихся в устройстве. Рис. 3.5 иллюстрирует это применение. Каждому объекту присваивают опреде-ленный адрес (номер). Когда на входы дешифратора поступает двоичный код адреса, соответствующий элемент акти-визируется за счет появления логиче-ского 0 на связанном с ним выходе де-шифратора, а остальные элементы ос-таются заблокированными.

РС-триггеры