23. Динамическое исполнение команд (множественное предсказание ветвлений, анализ потока данных, спекулятивное (по предположению) исполнение).
Динамическое исполнение команд это совокупность технологий обработки данных в процессоре, обеспечивающая более эффективную работу процессора за счет манипулирования данными , а не простого исполнения списка инструкций.
Множественное предсказание ветвлений – предсказывается прохождение программы по нескольким ветвям: процессор может предвидеть разделение потока инструкций, используя алгоритм множественного предсказания ветвлений. С большой точностью он предсказывает (более 90%) где можно найти следующие инструкции.
Анализ потока данных – анализирует и составляет график исполнения инструкций в оптимальной последовательности, в независимости от порядка их следования в тексте программы. Используя анализ потока данных процессор просматривает декодированные инструкции и определяет готовы ли они к непосредственному исполнению или зависят от результата других инструкций.
Спекулятивное исполнение – повышает скорость выполнения, просматривая программу вперед и исполняя те инструкции, которые необходимы. Процессор исполняет инструкции по мере их поступления в оптимизированной последовательности. На конечном этапе порядок инструкций восстанавливается и переводится в обычное машинное состояние.
24.Концепции вычисления на основе явного параллелизма команд. (Предикация).
Предикация – одновременное исполнение двух ветвей программы, вместо предсказания переходов(выполнение наиболее вероятного). Центральный метод планирования параллельной обработки.
25.Концепции вычисления на основе явного параллелизма команд. (Опережающее чтение).
Опережающее чтение – т.е. загрузка данных в регистры с опережением, до того как определилось реальное ветвление программы(переход управления). Разделяет загрузку данных в регистры и их реальное использование, избегая ситуации, когда процессору приходится ожидать прихода данных, чтобы начать их обработку.
26.Технология Hyper-Threading (Многоядерные процессоры).
Технология Hyper threading – здесь реализуется разделение времени на аппаратном уровне. Физически процессор разбивается на два логических процессора, каждый из которых использует ресурсы чипа – ядро, кэш-память, шины, исполнительное устройство. Ядро процессора исполняет два процесса одновременно. Специалисты Intel оценивает повышение эффективности в 30% при использовании на HT процессорах многопрограммных ОС и обычных прикладных программ.
27.Функции и характеристики подсистемы памяти.
Любой ЭВМ вне зависимости от ее архитектуры программы и данные хранятся в памяти. Ппамять компьютера имеет иерархичную структуру, т.к. трудно соблюсти три основные требования – большой объем, высокое быстродействие и низкая стоимость. Большая емкость не сочетается с высоким быстродействием, высокое быстродействие не сочетается с низкой стоимостью. В большом числе ЭВМ используется многоуровневая – иерархическая модель памяти. Высший уровень – уровень процессоров занимает собственные регистры процессора которые иногда объединяет понятие микропроцессорная память. Далее следует кэш-память, служащая для хранения информации используемой в текущих операциях обмена. В некоторых новейших конструкциях кэш память разделена на два или три уровня. Следующий уровень – основная память, работающая в режиме обмена с процессором. Основная память включает в себя три типа устройств ОЗУ, ПЗУ и постоянно программируемое запоминающее устройство. Внутренняя память-электронная полупроводниковая память. Внешняя память – память реализованная в виде устройств с различными принципами хранения информации.
.
Взаимодействие ЦП и ЗУ различных уровней вычислительной системы (ВС).
Физические типы ЗУ (производительность, доступ. передаваемая порция, емкость).
Основная память (ПЗУ).
Основная память (ОЗУ) (Модули оперативной памяти).
Основная память (ОЗУ) (Структура основной памяти на основе блочной схемы).
Классификация перспективных типов ЗУ (FRAM, MRAM, PFRAM, OUM).
Назначение, организация и структура КЭШ-памяти.
.
Общие вопросы организации интерфейсов.
Внутренние интерфейсы (AGP).
Схемы AGP взаимодействуют непосредственно с четырьмя источниками информации (Quadra port acceleration):
процессором (кэш-память 2-го уровня);
оперативной памятью;
графической картой AGP;
шиной PCI.
AGP функционирует на скорости процессорной шины (FSB). При тактовой частоте 66 МГц, например, это в 2 раза выше, чем скорость PCI, и позволяет достигать пиковой пропускной способности в 264 Мбай/с. В графических картах, специально спроектированных для AGP, передача происходит как по переднему, так и по заднему фронту тактовых импульсов центрального процессора, что позволяет при частоте 133 МГц осуществлять передачу со скоростью до 528 Мбайт/с (это называется «2-х графика»). В дальнейшем была выпущена версия AGP 2.0, которая поддерживала «4-х графику» или четырехкратную передачу данных за один такт центрального процессора.