Микропроцессор км 1810 вм86

Относится к однокристальным ЭВМ, т.е. в нем организована стандартная система команд.

Тактовая частота – 5*10⁶ Гц = 5 Мгц

Разрядность:

Шина данных– 16 разрядов

Шина адреса – 20 разрядов (оперативная память до 1 Мб)

Структурная схема процессора представлена на рис. 4.36.

Основная структурная особенность процессора (рис.4.36) – выделение двух частей: УО – устройство обработки, которое предназначено для выполнения команд и УСК – устройство связи с каналом, которое обеспечивает выборку команд и данных.

Это сделано с целью увеличения производительности микропроцессора, т.к. при этом совмещаются во времени процессы выборки команд из памяти и процессы выполнения команды.

Устройство обработки включает в себя следующие узлы:

РОН – регистры общего назначения

АЛУ – арифметическо- логическое устройство.

РПР – регистр признаков

БМУ – блок микропрограммного управления

АЛУ – 16-разрядное, выполняются арифметические операции над числами с фиксированной запятой. Обрабатываются двоичные и двоично-десятичные числа. Сложение и вычитание выполняются по алгоритму ДД.

Регистр признаков (РПР) - 16-ти разрядный (рис.4.37). Назначение разрядов младшего байта совпадает с РПР процессора КР К580.

Это означает, что программа, написанная для МП КР 580, может быть выполнена на МП КМ 1810.

Структурная схема процессора КМ 1810

Структура РПР

Т- режим отладки (Т:=1 – пошаговый, Т:=0 – автоматический)

IN- управление прерываниями (1–прерывания разрешены, 0 – запрещены)

БМУ – блок микропрограммного управления, который вырабатывает последовательность управляющих сигналов (УС) для выполнения поступившей на его вход команды.

Устройство связи с каналом включает в свой состав очередь команд, которая реализована в виде регистра сдвига на 32 байта. Средний размер команды 4-6 байтов. Поэтому в очереди размещается 6-7 команд. Очередь пополняется по мере обработки команд. При выполнении команд перехода, если адрес перехода находится за пределами регистра сдвига, то очередь команд сбрасывается и снова загружается, начиная с адреса перехода.

Виртуальная память имеет сегментную организацию.

Состав блока РОН и назначение регистров

FA – физический адрес, т.е. расстояние от начала до ячейки в физической памяти.

EA – эффективный адрес – расстояние от начала сегмента до данных в сегменте.

CS – сегментный регистр кода программы

DS – сегментный регистр данных программы

ES – сегментный регистр внешних данных программы

SS – сегментный регистр стека программы

IP – регистр счетчика команд

Логическая схема вычисления физического адреса

В регистрах сегментов содержатся данные, на основе которых вычисляются физические адреса данных.

Основной задачей УСК является вычисление физического адреса данного. Он вычисляется на основе суммирования со сдвигом сегментных и индексных регистров (рис.), при этом образуется 20-ти разрядная системная шина адреса (ША). Далее добавляется смещение, если оно присутствует в команде.

На рис. представлена структура оперативной памяти, в конструкции которой имеются некоторые особенности.

Структура двухбайтового ОЗУ

Оперативная память организована в виде двух банков – старшего и младшего, каждый оперирует с однобайтными данными.

		Выбираемый банк	Размер данного
0 0 1 1	0 1 0 1	оба ст.б мл.б нет	2Б 1Б 1Б Выборки

Преимущество представленной на рис. структуры двухбайтового ОЗУ состоит в том, что, независимо от однобайтовой конструкции физической памяти, время выборки однобайтных и двухбайтовых данных одинаково (табл.).

2. Цифро-аналоговые преобразователи. Классификация, характеристики. ПКН на матрице сопротивлений R-2R.

Цифроаналоговые преобразователи

ЦАП

Классификация:

По виду преобразуемой величины:

1. преобразование напряжения в код ПКН

2. преобразование тока в код ПКТ

3. преобразование кода в перемещение

4. преобразование кода во временной интервал

5. преобразование кода в угол поворота вала

и т.д.

П реобразование кода в напряжение (ток)

Uвых = Uмакс(Q₁ x 2^-1 + Q₂ x 2^-2 + … + Q_n x 2^-n)

n

Uвых = Uмакс ∑ Q_i x 2^-i

i=1

• ПКТ

n

Iвых = Iмакс ∑ Q_i x 2^-i

i=1

Используются две схемы для реализации этих выражений:

1. ПКН на матрице весовых сопротивлений

2. ПКН на матрице сопротивлений R – 2R

Цифроаналоговый преобразователь (ЦАП) предназначен для преобразования цифрового сигнала в аналоговый. Иногда его называют преобразователем код-аналог. Напряжение на выходе цифроаналогового преобразователя (ЦАП) пропорционально весу установленного на входах кода.

ЦАП и АЦП являются “перекидными мостами” между аналоговым и цифровым блоками устройства. Так, например, при регулировании температуры напряжение с выхода аналогового термодатчика подается на АЦП, и код с его выходов заносится в микропроцессор. Последний сравнивает его с двумя предварительно занесенными в память кодами, один из которых соответствует нижнему, а другой – верхнему допустимому пределу температуры. Если “температурный” код не находится внутри дозволенного диапазона, микропроцессор выставляет на входы ЦАП регулировочный код, и напряжение с выхода ЦАП приводит в действие серводвигатель, который через систему охлаждения / нагрева возвращает температуру в заданные пределы.

Эта же система используется для измерения температуры, для чего код с выходов АЦП преобразуется в код семисегментного индикатора, который высвечивается в привычной десятичной системе счисления. Подробнее об этом мы расскажем в третьей части учебника. Основными параметрами рассматриваемых преобразователей являются точность, разрешающая способность и быстродействие. Изучив материал этой темы, студент сможет правильно осуществить выбор АЦП и ЦАП, ориентируясь на соответствие параметров преобразователя и требований разрабатываемого устройства.

Напряжение на выходе ЦАП будет наибольшим (U_вых = U_макс), когда во всех разрядах входного кода – логические единицы, т.е. когда его вес Q максимальный. Величина Q_макс =2ⁿ –1, где n – разрядность кода. Так, при n=4 Q_макс = 15 (код N =11112). Считая зависимость U_вых от Q линейной, можно записать приращение выходного напряжения на каждую единицу входного кода (от приращения кода на единицу в младшем разряде) u=U_макс/2n –1.

Величину u называют квантом. Если, к примеру, n =3, то квант .u = =U_макс / 7.

По существу, диапазон выходного напряжения U_макс разбивается входным кодом на ряд одинаковых интервалов, каждый из которых равен кванту u. Их границами являются квантованные уровни (.u, 2.u, 3.u и т.д.), о которых говорилось в блоке 1.2. уровни квантования.

Выходное напряжение “набирается” из квантов так же, как вес тела “набирается” из весовых единиц (например, граммов). Так как квант – наименьшая составляющая выходного напряжения, то последнее может быть равно только целому числу квантов. За счет этого погрешность преобразования код-аналог нельзя гарантировать меньшей кванта u.

Структура ЦАП обеспечивает передачу на выход стольких квантов, каков вес входного кода. Если во всех разрядах кода присутствуют лог. 0, то U_вых =0. При наличии лог.1 только в первом (младшем) разряде на выход ЦАП выводится один квант – U_вых = u. Это – минимальное приращение выходного напряжения ЦАП, вызванное увеличением входного кода на единицу в младшем разряде. При наличии лог. 1 только во втором разряде на выход передается 2 кванта, при наличии лог. 1 только в третьем разряде – 4 кванта и т.д. Напряжение на выходе ЦАП при наличии логических единиц в нескольких разрядах входного кода является суммой напряжений, каждое из которых обусловлено единицей в соответствующем разряде.

Величины этих составляющих относятся как веса единиц в разрядах. Так, к примеру, если на входе присутствует код 1011001, то напряжение на выходе ЦАП равно

1(64.u) + 0(32.u) + 1 (16.u) +1(8.u) + 0(4.u) + 0(2.u) + 1.u = 89.u.

Мгновенное напряжение на выходе ЦАП пропорционально весу присутствующего на входах кода, т. е. его десятичному эквиваленту. Сменяющиеся входные коды обусловливают изменяющееся напряжение на выходе ЦАП.

На рис. изображена зависимость выходного напряжения ЦАП от величины кода на входе.

Условное изображение цифроаналогового преобразователя с основными выводами приведено на рис.10.5.

К основным параметрам ЦАП следует отнести максимальное напряжение Umax (выходное для ЦАП), число разрядов кода n, разрешающую способность и погрешность преобразования.

Разрешающая способность. Под разрешающей способностью (РС) понимают наименьшее значение входной величины, различаемое устройством, т.е. в той или иной форме фиксируемое им на выходе. Численно РС оценивают различимым приращением выходной величины от наименьшего возможного приращения входной величины.

Разрешающая способность для ЦАП – приращение выходного напряжения от приращения входного кода на единицу в младшем разряде Это – наименьшее приращение (квант–.u), какое может получить напряжение на выходе цифроаналогового преобразователя. Выше было показано, что его величина

. u= Uоп / 2n-1, (9.2)

где 2n–1 - максимальный вес входного кода, n – разрядность ЦАП.

Так, при Uоп =10,24 В, n = 12 .u = 10,24 / (212-1) . 2,5 мВ.

Чем больше n, тем меньше .u и тем точнее выходное напряжение представляет входной код.

Относительное значение разрешающей способности .= .u / Uоп = 1 / 2n-1 (9.3)

Быстродействие ЦАП оценивается временем преобразования tпр, которое определяется методом преобразования и быстродействием элементной базы. Так, например, в АЦП последовательного счета (см. рис. 10.6,а) счетчик с большим быстродействием позволит увеличить частоту генератора счетных импульсов, что уменьшит tпр. Время преобразования такого АЦП линейно зависит от величины входного напряжения Uвх : чем оно больше, тем большее число счетных импульсов должно поступить на счетчик, чтобы напряжение с выхода ЦАП уравновесило входное напряжение. Если Uвх имеет значение, равное максимальному входному напряжению для данного АЦП, то за время tпр на счетчик поступит 2n-1 импульсов с периодом Tсч и время преобразования составит tпр= (2n-1) Tсч.

При больших входных напряжениях большим быстродействием обладают кодоимпульсные АЦП.

Выбор ЦАП может, в частности, производиться по значению tпр: за время tпр код на входе не должен, например, измениться более, чем на единицу в младшем разряде. АЦП с большим временем преобразования не может работать с быстро изменяющимся входным напряжением, так как последнее за время tпр может измениться.

Для АЦП период дискретизации Тд следует выбирать больше tпр: Тд>tпр, т.е. между скоростью преобразования 1/tпр и частотой дискретизации (Fд=1/Тд) должно соблюдаться соотношение 1/tпр>Fд. С другой стороны, по теореме Котельникова Fд связана с наивысшей частотой fmax в спектре непрерывного входного сигнала неравенством Fд.2fmax. Поэтому АЦП должен иметь время преобразования tпр<1/2fmax.

Наибольшим быстродействием обладают АЦП с параллельным преобразованием, в котором входное напряжение сравнивается одновременно с 2n -1 уровнями, для чего структура преобразователя, кроме прочего, содержит 2n -1 аналоговых компараторов и приоритетный шифратор. Во избежании усложнения структуры такого преобразователя число его разрядов не должно быть большим (в 8-ми разрядном АЦП количество компараторов составляет 28–1=255), что дополнительно снижает возможную точность преобразования.

Погрешность преобразования имеет статическую и динамическую составляющие. Статическая составляющая включает в себя методическую погрешность квантования, или дискретности и инструментальную погрешность от неидеальности элементов преобразователей. Погрешность квантования .к обусловлена самим принципом представления непрерывного сигнала квантованными уровнями, отстоящими друг от друга на выбранный интервал. Выше эта погрешность описывалась. Для ее уменьшения напряжение на выходе (для ЦАП) исходно смещают на половину кванта. При этом погрешность квантования составляет половину разрешающей способности, и в общем случае

к = ± 0,5.u .=± 0,5/ 2n—1

Инструментальная погрешность не должна превышать погрешность квантования. При этом полная абсолютная и относительная статические погрешности

к = ± .u .=± 1 / 2n—1,

что соответствует разрешающей способности преобразователя.

Динамическая составляющая погрешности связана с быстродействием преобразователя (с временем преобразования tпр) и скоростью изменения входного сигнала (V). Чем меньше tпр и V, тем меньше эта составляющая. При большом tпр нужно будет увеличивать период Tд, чтобы избежать значительных динамических искажений. Для их уменьшения обычно выбирают АЦП с таким временем преобразования tпр, за которое входной сигнал изменяется не более, чем на разрешающую способность .u = Uоп / (2n -1). 

2. Микропроцессор КР580. Структурная схема. Стековая организация памяти. Назначение основных узлов.

Данный набор относится к комплектам однокристального типа, среднего быстродействия. Все БИС этого набора построены на основе n-МОП технологии. В состав МП-комплекта входит большое количество разнообразных БИС, что позволяет построить на его основе МП-системы различного назначения.

Основной БИС этого комплекта является БИС микропроцессора КР580 ВМ80А.

Упрощенная структурная схема КР 580 ВМ80А

На структурной схеме микропроцессора КР 580 ВМ80А (рис.) изображены основные блоки, входящие в его состав и связи между ними. В табл. расшифрованы сокращенные наименования этих блоков. Кроме того, на рис. обозначены местные шины входа-выхода:

• двунаправленные шины управления, по которым передаются в МП - систему управляющие сигналы (УС);

• двунаправленные шины данных Д(7:0);

• однонаправленные шины адреса А(15:0).

На кристалле процессора реализованы арифметическое устройство и устройство управления.

РГ ПР	Регистр признаков
А	Аккумулятор
ДКОР	Десятичная коррекция
РОН	Регистры общего назначения
СК	Счетчик команд (программный счетчик)
УС	Указатель стека
РК	Регистр команд
РА	Регистр адреса
БФД	Буфер данных
БФА	Буфер адреса

Арифметическое устройство построено по магистральной структуре, в него входят:

• РОН - блок регистров общего назначения, состоящий из десяти регистров, из которых регистры B,C,D,E,H,L – программно доступны, регистры W,Z – программно недоступны, т.к. служат для внутренних целей, а два регистра-счетчика (+1,-1) выполняют операции инкрементации и декрементации;

• ДКОР – логика двоично-десятичной коррекции при выполнении операций в коде 8421;

• АЛУ – однобайтовая комбинационная схема, в которой реализуются операции сложения и вычитания по алгоритму ДД (дополнительный-дополнительный).

• А – аккумулятор (регистр) – в нем находится один из операндов при арифметических операциях, туда же выдается результат; второй операнд может находиться, либо в РОН, либо в ячейке памяти;

• РГП – регистр признаков (флагов), состоящий из пяти триггеров, в каждом из которых после окончания вычислительной операции устанавливаются параметры результата (четность, знак, равенство нулю, перенос,

перенос при десятичной коррекции).

• МХ (мультиплексор) и ДМХ (демультиплексор)- обеспечивают связь между АЛУ и РОН.

Внутри МП есть единая магистраль данных, по которой передаются данные между блоками и буферами входа-выхода.

Устройство управления построено по жесткой структуре и состоит из следующих блоков:

• РК - регистр команды (1Б);

• ДСКОП - дешифратор кода операции;

• СК - счетчик команд (программный счетчик), в котором указывается адрес следующей команды;

• РА - регистр адреса ячейки памяти;

• БФА - буфер адреса, который обеспечивает связь между РА и ША;

• БФД - двунаправленный буфер данных, через который поступают в МП и из него данные и команды;

• Устройство управления и синхронизации – БФУС с жесткой структурой, в котором формируются управляющие сигналы в соответствии с выполняемой командой и далее поступают на шину управления;

• УС - указатель стека. Стек – особым образом организованное независимое ОЗУ или участок памяти в системном ОЗУ с организацией доступа к памяти по принципу LIFO (последним пришел – первым вышел).

Принцип стековой организации памяти.

На рис схематически поясняется принцип работы стека, который изображен в виде некоторого участка ОЗУ. Объем стековой памяти (количество ячеек) носит название «глубина стека».

Как видно из рисунка, доступ для записи и считывания происходит с одной стороны выделенного массива ячеек памяти. Обращение к стеку осуществляется с помощью реверсивного счетчика (указателя стека). В каждый момент времени состояние счетчика указывает адрес очередной свободной ячейки стека. Очевидно, что если происходит запись, то содержимое счетчика увеличивается (УС + 1), а при считывании данного - уменьшается (УС-1).

Стековая организация памяти используется при обработке прерываний и организации вычислений с вложенными подпрограммами.

2. Кэш-память в системе на базе МП 80386. Назначение, структура, принцип действия.

Кэш-память представляет собой блок сверхоперативной памяти (32Кб и более), куда во время выполнения вычислений заносится очередной блок команд и данных.

Поскольку кэш-память должна обеспечивать более высокое быстродействие, чем ОЗУ, то она строится по структуре 2D.

Структура вычисления FA при страничной организации

При пересылке каждого нового блока данных и программ в кэш-память оказывается, что их невозможно идентифицировать по тем адресам, которые они имели в ОЗУ. Поэтому при обработке данных используется ассоциативный поиск.

Данные, изменяющиеся в процессе вычислений, заносятся в специальный буфер. После окончания вычислений содержимое буфера записывается обратно в ОЗУ.

Кэш-память процессора i486

2. ПНК по методу последовательного счета.

Отличительная особенность метода последовательного счета – наличие одного эталона для измерения.

Упрощенная функциональная схема

ТУ – триггер управления

К – компаратор (для сравнения аналоговых величины)

НПР – начало преобразования

ЕСЛИ Ux < U_ПНК ‘ТО’ Uy = 0

ЕСЛИ Ux ≥ U_ПНК ‘ТО’ Uy = 1

Достоинство:

• простота

Недостаток:

• м едленный

Принцип такого преобразователя сводится к следующему. Счетные импульсы заполняют счетчик, на выходе которого формируется код с нарастающим весом. Этот код поступает на ЦАП, напряжение на выходе которого увеличивается. Когда оно чуть превысит напряжение, присутствующее в данный момент на входе, доступ импульсов к счетчику прекращается. Код, установившийся при этом на выходах счетчика, является цифровым эквивалентом напряжения на выходе ЦАП, а следовательно, и напряжения выборки входного напряжения Uвх.

Схема, реализующая описанный принцип АЦП последовательного счета, изображена на рис.10.6,а.

Преобразование начинается с обнуления счетчика импульсом генератора тактовых импульсов (ГТИ). Период следования этих импульсов является периодом дискретизации входного аналогового напряжения. После обнуления счетчика напряжение на выходе ЦАП становится равным нулю – на выходе компаратора логическая 1, обеспечивающая поступление импульсов от генератора счетных импульсов (ГСИ) через элемент И на счетчик. Когда напряжение на выходе ЦАП станет практически равным Uвх, компаратор переключится и логическим нулем на выходе разъединит ГСИ и счетчик. Таким образом, в промежуток времени с момента окончания импульса ГСИ, обнулившего счетчик, до завершения преобразования осуществляется оцифровка выборки входного напряжения.

Заметим, что с поступлением на счетчик каждого импульса (с увеличением выходного кода на единицу) напряжение на выходе ЦАП увеличивается на квант, так что Uвых.цап содержит целое число квантов, которым оно уравновешивает Uвх. Поэтому нельзя гарантировать, что такое уравновешивание может иметь ошибку, меньшую одного кванта, что соответствует ошибке на единицу в младшем разряде выходного кода.

Условное изображение АЦП приведено на рис. 10.6,б, где для общности показаны только входной и выходные выводы.

2. Микропроцессор Pentium. Структурная схема, характеристики. Особенности архитектуры.

Процессоры этого семейства относятся к 5-му поколению, программно и аппаратно совместимы со всеми микропроцессорами структуры команд х86.

Тактовая частота от 60MHz – 300MHz.

На рис.4.51 представлена структура МП Pentium. Он обрабатывает 32-разрядные данные и имеет 32-разрядные шины адреса. Для повышения быстродействия используется сдвоенная CШД – 64 разряда. По ней команды поступают от ОЗУ в процессор.

Особенностью структуры является разделение кэш-памяти на кэш-команд и кэш-данных, так как этим решается проблема перезаписи в ОЗУ изменившихся после окончания обработки данных. Введена схема предсказания переходов и буфер предвыборки. Схема предсказания переходов анализирует, есть ли в ближайших командах инструкции перехода. Для обнаруженных переходов выбираются следующие цепочки операций и адресов переходов и сохраняются в буфере предвыборки.

Упрощенная структура микропроцессора Pentium

Для повышения быстродействия имеется два конвейера АЛУ. Конвейеры 5-ступенчатые. Также имеется 8-ступенчатый конвейер для выполнения операций с плавающей точкой, а также специальные аппаратные схемы умножения/деления.