14. Статичні та динамічні оперативні запам’ятовувальні пристрої.

Д инамічеа пам’ять, або DRAM, Dynamic Random Access Memory. Інфа зберігається в комірці, що складається з конденсатора, доступ до якого керується транзистором. Наявність або відсутність заряду цього конденсатора, і є зберігаємою інфою (0 або 1). Саме використання конденсатора робить цей вид пам’яті відносно дешевим і простим в виготовлені і будуються на НВІС, але в цей же час приводить до того, що збільшується час доступу – по-перше конденсатор не может негаайно зарядитися або розрядитися, по цій же причині динамічній пам’яті не доступні високі частоти роботи. По-друге при читанні конденсатор розряжається, і до того ж конденсатор не може довго зберігати заряд, тобто він постійно розряжається. Тому комірки динамічної памяти треба постійно обновляти (регенерувати), на що також тратиться час очікування процесора.

Якщо на VT „1” – запис інформації в СЛ, якщо ні VT „0” – читання інформації з СЛ.

Статична пам’ять, або SRAM, Static Random Access Memory. На відміну від динамічної пам’яті,комірка, що зберігає інфу, представлє собою тригер, реалізований на біполярних, nMOH чи КМОН транзисторах, який зберігає дані, поки є живлення. Такий елемент дозволє швидко міняти своє значення, что позволяє використовувати його на дуже високих частотах, і не потребує регенерації, що дає дуже хороші показники часу доступу. Важкі у виготовлені, тому і дорогі.

Елемент на біполярних транзисторах

Ічит – струм читання

Аі – адрес і-го елемента

Uа – напруга, що подається на адресну шину.

На розрядну шину Рі подають опорну напругу, яка є загальною для всіх ЗЕ. Співвідношення між Uоп і Uр при наявності Ua визначає режим роботи запам’ятовуючого елементу: режим зберігання, запису та читання.

Режим зберігання Ua < (Uоп = Uр)

Схема знаходиться з однаковою стійкістю станів: VT2 відкритий і струм протікає по емітеру 1 відритого транзистора, а по емітеру 2 обох транзисторів струм не протікає.

Режим читання

VT2 відкритий і струм протікає в його емітер. Щоб транслювалась інформація в розрядну шину Рі необхідно перемкнути струм емітеру, тобто закрити схему по емітеру VT1 і відкрити VT2, залишивши поперелній стна транзистора.

Напругу на адресній шині треба зробити рівною: Ua > (Uоп = Uр), тоді струм через емітер 2 перейде в Рі. Наявність струму в шині відповідає читанню „1”, а відсутність „0”.

Умови режиму запису залежать від стану. В якій по Рі необхідно подати Uр>Uоп, зберігаючи Uа>Uр. При цьому тригер переходить в швидкий стан (VT2 закрито, а VT1 відкритий). Для запису в ЗЕ „1” на виході Рі необхідно подати Uр<Uоп і забезпечити Uа>Uоп.

Усі елементи мають високу швидкодію (tсер = 10..70нс), та досить мале споживання потужності.

ЗЕ на МОН-транзисторах

Зе на кмон транзисторах

БЛ – бітові лінії, СЛ – словарні лінії

15. Основні параметри запам’ятовувальних пристроїв.

Статичні:

1. Ємність – визначає максимальну кількість біт інформації, що може зберігатися

2. Ширина вибірки (розрядність) – кількість інформації, що записується/читається за одне звернення.

3. час звертання – визначається з моменту подання в пристрій сигналів запису/читання до моменту, коли закінчуються всі дії, які пов’язані з виконанням операцій і пристрій буде готовий виконувати наступну операцію. Час звертання - тривалість циклу звертання до ЗП.

4. Швидкість обміну інформацією між ЗП та іншими пристроями визначається числом біт, яке передається за одиницю часу.

5. Діапазон допустимих температур: Існує 3 діапазони:

Та 0..75С – для оперативної пам’яті

Тв -60..725С – для зберігання інформації

Тс -65..160С – з відключення напруги живлення

6. Споживання енергії:

   • режим пасивного зберігання інформації (резервний режим)

   • активний режим, коли операції запису/читання відбуваються з номінальною швидкістю

Кристали динамічної пам’яті в резервному редимі споживають в 10 разів менше енергії ніж в активному.

7. Масогабаритні та механічні характеристики

Динамічні характеристики

t_c0 – час інтервальної затримки сигналів даних, які читаються від моменту подання сигналу CS

t_A0 – затримка сигналу читання даних від моменту встановлення адреси

t_RC – затримка вихідного сигналу після зняття CS.