3.4. Блок памяти

БП предназначен для записи и хранения микропрограмм и данных, подлежащих обработке в МП. В состав БП входят запоминающее устройство (RAM) с включенными на выходе логическими элементами, регистр адреса (RGA) с индикатором И на 8 светодиодах, регистр информации (RG) с индикатором И на 24 светодиодах (рис. 3.6) и узел управления БП (рис. 3.7).

Рис. 3.6

Запоминающее устройство(ЗУ) представляет собой совокупность 12-и ОЗУ на микросхемах К155РУ2, каждая из которых имеет 4-е адресных входа (А1-А4), 4-е входа данных (D1-D4), 4-е выхода (Q1-Q4), вход разрешения записиVи вход разрешения чтенияW. при организации запоминающего месива 12-ть ОЗУ разбиваются на две группы по 6-ть ОЗУ. В каждой группе одноименные адресные входы, управляющиеV- иW-входы ОЗУ соединяются друг с другом. Кроме того, соединяются друг с другомW-входы разрешения чтения, одноименные адресные входы, входы данных и выходы обеих групп. В результате этого ЗУ имеет 4-е адресных входа, 24-е информационных входа и выхода,W-вход разрешения чтения и дваVI-,VII-входа разрешения записи. Емкость одного ОЗУ К155РУ2 составляет 16*4 бит, емкость ЗУ – 2*16*24 бит. Правила работы ЗУ отражены в табл. 3.1.

Табл. 3.1

W	VII	VI	Режим
0	1	0	Запись в ОЗУ 1-й гр.
0	0	1	Запись в ОЗУ 2-й гр.
1	1	0	Чтение из ОЗУ 1-й гр., хран. В ОЗУ 2-й гр.
1	0	1	Чтение из ОЗУ 2-й гр., хран. В ОЗУ 1-й гр.
1	1	1	Хранение в ОЗУ обеих групп

Рис. 3.7

Регистр адресаRGAвыполнен на двух 4-разрядных реверсивных двоичных счетчиках К155ИЕ7. ПриR=1 производится сброс регистра; приR=VA=0 осуществляется асинхронная операция загрузки регистра, т.е. информация с входов А1-А5 передается на выход независимо от состояния тактового СА-входа; приR=0,VA=1 под действием перепада от низкого уровня к высокому подаваемых на СА-вход тактовых импульсов реализуется счетный режим работыRGA.

Регистр информации RGсостоит из 6-и 4-разрядных регистров К155ИР1, имеющих последовательный вход данных (D), 4-е параллельных входа (D1-D4) и 4-е выхода (Q1-Q4), а также два тактовых входа (С1,С2) и вход разрешения параллельной загрузки (V). Входы С1, С2 иVвсех регистров К155ИР1 соединены соответственно друг с другом, выходQ4 предыдущего регистра соединен сD-входом последующего. Совокупность входов и выходов всех регистров К155ИР1 образуют 24-е входа и 24-е выхода регистра информацииRGблока памяти. ПриV=0 отрицательные перепады тактовых импульсов, поступающих на С1-вход регистра информацииRG, сдвигают подаваемую наD-вход информацию от 1-го к 24-у выходу; приV=1 по отрицательному перепаду тактового импульса на С2-входе происходит загрузка информации с параллельных входовD1-D24.

Узел управленияБП (рис. 3.7) представляет собой комбинационную схему, обеспечивающую нормальное функционирование регистровRG,RGAи ЗУRAM. На рис. 3.7 пунктиром выделена схема управления входамиVIиVIIЗУ, правила работы которой приведены в табл. 3.2.

Табл. 3.2

А	А6	A5	VI	VII	Примечания
0	0	0	0	1	А5 – 5-й разряд адреса, поэтому А5=0 для адресов 0…15, А5=1 для адресов 16…32; А6=0 для адресов 0…31, А6=1 для адресов с номерами больше 31 Х – любое значение
0	0	1	1	0
0	1	Х	1	1
1	Х	Х	1	1

Рассмотрим работу БП в различных режимах (рис. 3.6, 3.7).

Режимы записи и контрольного значения.В этих режимах осуществляется запись 24-разрядного слова МК микропрограммы сначала в регистр информацииRG, а затем изRG– в ЗУ, а также контрольное чтение всех занесенных в ЗУ микрокоманд. Тумблер режима работы блока синхронизации (БС) устанавливается в положение ОДИН, тумблер рода работы – в положение ЗАПИСЬ.

Запись в RG. Гнездо С соединяется с гнездом СИМ, гнездо КОНТРОЛЬ остается свободным (V=0). Нажатием кнопки СБРОСRGAосуществляется очистка регистра адресаRGA. При нажатии кнопки СБРОС (рис. 3.7) на С1-входRGпоступают импульсы СИ4, поэтому при отжатой кнопке ВХОД ИНФОРМАЦИЯD=0, во все разряды регистра информации будут занесены нули, т.е. произойдет сброс регистра. При нажатии и отпускании кнопки ПУСК БС на С1-входRGпоступает одиночный импульс отрицательной полярности, в результате чего при нажатой кнопке ВХОД ИНФОРМАЦИЯ в регистр записывается единица, при отжатой – нуль.

При записи в RG: А5=А6=0, А=1, поэтомуVI=VII=W=1, иRAMнаходится в режиме хранения;R=0, СА=VA=1, следовательно,RGAзаблокирован.

Запись из RG в RAM.ВходV1 подключается к гнезду СИМ. При нажатии и отжатии кнопки ПУСК наV1-вход поступает импульс отрицательной полярности. Во время его действия при записи первой микрокоманды в виде 24-разрядного слова: А5=А6=А=0,W=VI=0,VII=1,A1=A2=A3=A4=0, в результате чего МК заносится в нулевую ячейку первой группы ОЗУRAM; на входыRGAпоступают сигналыR=CA=0,VA=1, адресный регистр работает как счетчик и по окончании СИМ на его выходах А4…А1 появится сигнал 0001 – адрес ячейки для следующей МК. Поэтому вторая МК будет занесена в первую ячейку, а на выходах А4…А1RGAпоявится сигнал 0010 и т.д. После занесенияшестнадцатиМК состояние выходовRGAбудет таким: А1=А2=А3=А4=0, А5=1, А6=0. В результате этого изменятся управляющие сигналыRAM:VI=1,VII=0 и запись 17…32 МК будет происходить соответственно в 0…15-ю ячейку ОЗУ второй группыRAM.

Контрольное чтение.Гнездо КОНТРОЛЬ соединяется с выходом одного из вспомогательных ЛЭ И-НЕ, гнездоV2 – с гнездом СИМ. Информационный регистрRGпереходит в режим параллельной загрузки, так какV=1. Нажатием кнопки СБРОСRGAрегистр адреса устанавливается в исходное нулевое состояние. После нажатия и отжатия кнопки ПУСК на гнездоV2 поступает СИМ, в результате чего в схеме управления БП (ри. 3.7) формируются:

• Импульс СА, который изменяет содержимое регистра RGAна +1, посколькуVA=1 и он работает как счетчик;

• Сигналы VI=0,VII=W=1, при которых первая группа ОЗУ работает в режиме считывания, а вторая – в режиме хранения (табл. 3.1); начиная с 16-го импульса СИМ входными сигналамиVII=0,VI=W=1 вторая группа ОЗУ переводится в режим хранения. Информация в виде 24-разрядного слова с выходовRAMпоступает на входыRGи загружается в регистр.

Режим выполнения микропрограммы.Тумблер рода работы устанавливается в положение РАБОТА; гнезда КОНТРОЛЬ, С1,V1,V2 – должны быть свободными.

Информационный регистр RGработает в режиме параллельной загрузки (V=0,D=0) по входу С2, на который из БМУ поступают тактовые импульсы считывания (V=1).

На VA-вход регистра адресаRGAпоступают стробирующие импульсы отрицательной полярности, разрешающие параллельную загрузку адреса вRGA; на СА-вход – тактовые считывающие импульсы из БМУ.

Режим работы ЗУ не отличается от КОНТРОЛЬНОГО ЧТЕНИЯ, однако тактовые импульсы поступают не с гнезда V2, а из БМУ. Занесенный вRGAадрес на следующем такте подается на адресные входы А1…А4RAM. С его выходов через открытые схемы совпадения операционная часть МК (Р1…Р1) поступает в МП, управляющая часть МК (Р10…Р19) – в БМУ или МП и адресная часть МК (Р20…Р24) – в БМУ.