4 Формувач магістралі адреси мікросистеми

Мультиплексна локальна магістраль адреси-даних-стану головного мікропроцесора в його оточенні повинна бути розширена з метою формування зовнішніх окремих шин адреси та даних. Демультиплексація інформації на локальній магістралі головного мікропроцесора виконується за рахунок використання зовнішніх регістрів пам'яті та формування від базового мікропроцесора певних керуючих сигналів для нього. Для будови магістралі адреси є мікросхема буферного регістру пам'яті КР580ИР82, функціональна схема якої показана не малюнку унизу.

Розрядність регістра складає вісім, тому для будови 21-розрядної магістралі адреси необхідно три таких регістрів. Основу схеми і-го розряду складає синхронний тригер D типу з динамічним інверсним записом по входу синхронізації С та станом прямого виходу статичного Q_i. Розрядність регістра складає вісім біт, тому кількість тригерів також вісім, які мають загальну синхронізацію по запису та вибору для виводу даних по лініях DO_i. Дані, які можуть бути записаними в регістр, поступають по входам DI_i.

Робота і-го розряду регістра описується логічним рівнянням

Сигнал вибору забезпечує передачу на вихід стану тригера або вхідної інформації , яка записується в регістр. При високому рівні на вході керування лінії виводу знаходяться в третьому стані. Сигнал запису виконує дві функції. При високому рівні інформація на входах передається на вихід при умові . Незважаючи на стан вибору виходів мікросхеми, по зрізу сигналу строба в регістр записується інформація.

Два однонаправлені керовані від двох джерел буфери не можуть бути одночасно активними за рахунок наявності інвертора між стробовим сигналом та входом керування буфера. Залежно від стану сигналу на лінії , активним стає певний буфер.

П ри роботі мікропроцесора в мінімальному та максимальному режимах формувач магістралі адреси лишається незмінним. Для простої мікропроцесорної системи на лінії повинен постоянко бути присутній низький рівень напруги, тому усі подібні входи усіх трьох мікросхем регістра підключаються до корпусу. Складна мільтимікросистема с декільками процесорами має певне число формувачів адреси, тому в структурі повинен бути арбітр магістралі. Його основна функція це розподіл загального ресурсу пам'яті та портів між процесорами. Арбітр визначає активний процесор шляхом вибору системної магістралі для нього. Пасивні процесори переводять свою локальну магістраль в третій стан. Для пасивних процесорів арбітр формує високі рівні на входи вибору .

Універсальність мікросхеми полягає ще і в тому, що вона, крім накопичувальної можливості, має можливість поведінки, як комбінаційна схема з третім станом на виході. Це значить, що вхідні дані передаються на вихід пристрою регістра. Потужність вихідного буфера регістра достатньо велика, що дозволяє підключення великої кількості мікросхем. Деякі схеми мікропроцесорних пристроїв у своєму складі мають приміненення мікросхем регістрів у якості формувачів певних шин.