Вопрос: Охарактеризуйте этапы изменения архитектуры свв материнских плат, начиная с пк на базе I 80486 и до Pentium IV.
Ответ:
Важнейшей частью и основой компьютера является материнская плата. Именно на ней расположены процессор, оперативная память, BIOS, чипсет, вспомогательные микросхемы и т. п. Материнская плата во многом определяет производительность и функциональные возможности компьютера, включая возможность модернизации. Высокие параметры материнских плат, а, в конечном счете, и всей системы компьютера,
достигаются за счет их постоянного совершенствования, основанного на использовании новейших компьютерных технологий. С появлением процессора i80486 появилась потребность в резком повышении пропускной способности ИВВ хоста. Для этих целей был разработан интерфейс расширения системы VLB (VESA Local Bus - локальная шина, разработанная ассоциацией стандартов по видеоэлектронике). Однако этот ИВВ хоста являлся дополнением к слоту шины интерфейса ISA/EISA, ориентировался только на ИВВ процессора i80486 и использовался в основном для графических видеоадаптеров и адаптеров дисковых накопителей. Принципиальная привязка к ИВВ процессора 486 не обеспечила ему долгого существования. С процессорами i80486 появился и другой скоростной ИВВ хоста - PCI (шина PCI) (Peripheral Component Interconnect). Его шина явилась новым «этажом» в архитектуре ПК, к которому подключаются шины ИВВ хоста типа ISA/EISA. Интерфейс PCI укрепил свои позиции и являлся основным ИВВ хоста для компьютеров с процессорами 4, 5 и 6 поколений. Более того, он использовался и в компьютерах других платформ. Развитием ИВВ хоста PCI, нацеленным на дальнейшее повышение производительности обмена, явился порт AGP - Accelerated Graphics Port (скоростной ИВВ хоста специально предназначенный для подключения мощных графических видеоадаптеров). ИВВ хоста AGP, в отличие от PCI, относится к радиальным двухточечным. Он имеет только один слот к которому подключается только одно устройство. Местоположение шин этих ИВВ хоста в архитектуре персонального компьютера иллюстрирует рис. 3.4.
Рис. 3.4. Шины расширения (шины ИВВ хоста) в архитектуре PC; чипсет - это специализированный набор микросхем системной логики, который выполняет функции основного связующего звена между всеми компонентами системной платы ПК. В рамках дальнейшего развития внутренних компонентов хоста ПК (процессоров, памяти, чипсетов, внутренних интерфейсов и ИВВ хоста) менялась архитектура системных плат ПК (шинно-мостовая, хабовая, гипертранспортная). Параллельно стали появляться новые периферийные ИВВ (USB (Universal Serial Bus), FireWire, Bluetooth и т.д.), дополнения к прежним стандартам SCSI (Small Computer System Interface), ATA, Fibre Channel и пр. Развивалась также система внешних интерфейсов, как в части интерфейсов локальных сетей, так и приборных внешних интерфейсов типа GPIB (General Purpose Interface Bus интерфейсная шина общего назначения).
Вопрос: Охарактеризуйте правила программирования подсистемы dma пк
Ответ:
Современные материнские платы поддерживают стандарт, названный Bus Mastering. Это означает, что внешнее устройство способно самостоятельно, практически без участия процессора, управлять шиной: пересылать данные, выдавать команды и сигналы управления. На время обмена устройство становится главным, или ведущим (master), устройством. Процессор в это время может выполнять другие функции, решать другие задачи и т. д. Частным случаем Bus Mastering является режим DMA, который осуществляет внепроцессорную пересылку данных.
Средства, осуществляющие высокоскоростную передачу данных с дисководами в режимах DMA — UltraDMA/33 (33 Мбайт/с), UltraDMA/66 (66 Мбайт/с) и даже Ultra-DMA/100 (100 Мбайт/с), стали необходимым атрибутом современных материнских плат и реализуются либо в составе чипсетов, либо встраиванием в материнскую плату в виде отдельных микросхем. Прямой доступ к памяти. В режиме прямого доступа к памяти процессор инициализирует контроллер прямого доступа к памяти — задает начальный адрес, число циклов и режим обмена, после чего освобождается. Сам обмен производит контроллер и выполняет его несколько иначе, чем процессор. Контроллер имеет несколько каналов. Для интерфейса периферийного устройства каждый канал представляется парой сигналов: запрос обмена — DRQx и подтверждение обмена — DACKx#. При операциях по каналу DMA адрес порта не фигурирует, а используется только пара сигналов, соответствующая номеру канала. Цикл передачи блока байт в память будет выглядеть следующим образом (рис. 2.26):
· По сигналу DRQx контроллер запрашивает управление шиной и дожидается его предоставления процессором (и другими контроллерами шины).
· Контроллер выставляет адрес ячейки памяти и формирует в одном цикле шины сигналы IORD#, DACKx# и MEMWR#. Сигнал DACKx# указывает на то, что операция выполняется для канала «х», a IORD# указывает на направление в канале (для пересылки из памяти в канал использовался бы сигнал IOWR#). Чтобы по сигналу IORD# не было ложного чтения (а по IOWR# — ложной записи) порта
ввода/вывода, адрес которого совпадает с адресом памяти, присутствующим в цикле DMA, контроллер высоким уровнем сигнала AEN запрещает портам дешифрацию адреса. Байт, считанный из канала, в том же цикле шины записывается в ячейку памяти.
· Контроллер модифицирует счетчик адреса и повторяет эти шаги для каждого следующего сигнала DRQx, пока не будет исчерпан счетчик циклов.
· В последнем цикле обмена контроллер формирует общий сигнал окончания ТС (Terminate Count), который может быть использован устройством для формирования сигнала аппаратного прерывания. Обратная пересылка отличается только тем, что используются сигналы IOWR# и MEMRD#. Здесь так же, как и в программном цикле обмена возможен асинхронный обмен (удлиненный цикл) с использованием сигнала I/OCHRDY. Как видно из описания, здесь процессор при обмене занят только инициализацией контроллера, которая сводится к записи в его регистры нескольких байт. После этого обменом заняты только системная шина и контроллер. Если выбранный режим обмена не занимает всей пропускной способности шины, то во время операций DMA процессор может продолжать работу.
Рис..2.26 Цикл обмена в режиме DMA
Ввод-вывод через канал прямого доступа в память используется для быстродействующих ПУ при передаче данных между ОП и ПУ блоками; это позволяет значительно сократить число прерываний. ПУ, в частности ВЗУ, подключается к объединенному интерфейсу через контроллер прямого доступа в память (КПДП). Основные функции КПДП заключаются в выработке текущего адреса ОП в процессе обмена, а также в управлении передачами через интерфейс, проверке правильности передаваемых данных и определении момента завершения передачи блока. Прямой
доступ в память рассмотрен достаточно подробно в гл. 1. Здесь же отметим только, что для работы КПДП должна быть выполнена программа-драйвер, в результате которой загружаются регистры управления, регистр адреса (РгА) и счетчик данных (СчД) КПДП. Выполнение этой программы инициируется по прерыванию. После начальной загрузки регистров ПУ выполняет автономную подготовку данных; по завершении подготовки формируется сигнал запроса прямого доступа, которому присвоен наивысший приоритет, в результате управление интерфейсом передается КПДП. Обработка завершения операции осуществляется программным путем, для чего формируется соответствующий запрос прерывания и управление передается драйверу. Таким образом, КПДП управляет только непосредственной передачей данных через интерфейс между ПУ и ОП, все действия по инициированию и завершению операции ввода-вывода управляются программным путем. В персональных компьютерах типа IBM PC скорость стандартного канала ПДП (DMA – Direct Memory Access) ограничена значением 2 или 4 мегабайта в секунду в зависимости от разрядности канала. Производительность в режиме прямого управления шиной обычно выше, чем у стандартных каналов DMA. Прогрессивные режимы DMA обеспечивают более высокие скорости обмена. Например режим Ultra DMA/33 обеспечивает скорость обмена до 33 Мбайт/с. Но этот режим доступен лишь при работе через контроллер IDE, расположенный на шине PCI. Архитектура РС АТ предполагает наличие важного компонента: программируемых системных устройств, которые обеспечивают поддержку не только функций DOS и BIOS, но и многих прикладных и систем-
ных программ. Знание принципов работы этих устройств и основных правил их программирования поможет написать корректную и, главное, совместимую программу. Прямой доступ к памяти (DMA) - это метод непосредственного обращения к памяти, минуя процессор.
Процессор отвечает только за программирование DMA: настройку на определенный тип передачи, задание начального адреса и размера массива обмениваемых данных. Обычно DMA используется для обмена массивами данных между системной памятью и устройствами ввода-вывода. Обмен данными между процессором и устройствами ввода-вывода осуществляется по системной шине, "хозяином" которой является процессор. При использовании контроллера DMA на время обмена данными он
должен получить управление системной шиной, т.е. стать ее "хозяином". По окончании обмена подсистема DMA возвращает процессору право управления шиной.
Архитектура процессора PC AT включает в себя подсистему DMA, состоящую из двух контроллеров DMA Intel 8237, регистра старшего адреса DMA и регистров страниц DMA. Эти контроллеры обеспечивают 7 каналов DMA. Система обеспечивает передачу данных по каналам DMA как по одному байту за цикл DMA, так и по два байта за цикл, исходя из возможностей архитектуры процессора (двухбайтной шины данных). Чтобы сохранить преемственность подсистемы DMA в PC AT с аналогичной подсистемой в PC XT каскадирование "байтного" контроллера DMA с распределением каналов XT осуществляется через "словный" контроллер DMA. В связи с тем, что в архитектуре PC AT признано целесообразным использование строковых команд ввода-вывода МП 80286, для обмена с адаптером НМД канал байтного DMA, предназна-
чавшийся для подключения адаптера НМД, стал резервным. Упрощенная схема подсистемы DMA в PC AT показана нa рис. 2.
Рис.2. Подсистема DMA в PC AT
Для осуществления прямого доступа к памяти контроллер должен выполнить ряд последовательных
операций:
· принять запрос (DREQ) от устройства ввода-вывода;
· сформировать запрос (HRQ) в процессор на захват шины;
· принять сигнал (HLDA), подтверждающий захват шины;
· сформировать сигнал (DACK), сообщающий устройству о начале обмена данными;
· выдать адрес ячейки памяти, предназначенной для обмена;
· выработать сигналы (MEMR, IOW или MEMW, IOR), обеспечивающие управление обменом;
· по окончании цикла DMA либо повторить цикл DMA, изменив адрес, либо прекратить цикл.
Формирование адреса памяти
Контроллеры DMA обеспечивают формирование только 16 младших разрядов адреса памяти. Причем
старшая часть адреса (А15-А8 для DMA1 или А16-А9 для DMA2) во время цикла DMA по шине данных по-
ступает в регистр старшего адреса DMA и далее на шину адреса, а младшая часть адреса (А7-А0 для DMA1
или А8-А1 для DMA2) выдается на шину адреса непосредственно из контроллера. Восемь старших разря-
дов адреса памяти содержатся в регистре страниц DMA. Разряд А16 из регистра страниц DMA запрещается,
когда выбран DMA2. Разряд A0 не связан с DMA2 и всегда содержит нуль при передаче слова. Это означает,
что:
· размер блока данных, который может быть передан или адресован, измеряется не байтами (8 бит), а
словами (16 бит);
· слова всегда должны быть расположены на четной границе.
Таким образом, контроллер DMA и регистр страниц определяют 24-разрядный адрес, что обеспечивает
передачу данных в пределах адресного пространства 16 М байт. Каналы контроллеров DMA
Каналы контроллера 1 (0, 1, 2 и 3) предназначены для выполнения побайтных передач DMA с 8-раз-
рядными портами (блоками до 64 К байт). Из четырех каналов контроллера 2 (4, 5, 6, 7) каналы 5, 6 и 7
предназначены для обмена словами с 16-разрядными портами (блоками до 128 К байт). В отличие от микро-
процессора подсистема DMA передает слова только по четной границе адреса. Канал 4 используется для
каскадного объединения с контроллером 2. Таким образом, все запросы каналов 0-3 контроллера 1 обраба-
тываются через канал 4 контроллера 2. Это приводит к тому, что все каналы контроллера 1 (каналы 0, 1, 2 и