2. Понятие адресного пространства. Совмещенные и параллельные адресные пространства: основные архитектурные и схемотехнические признаки.

Адресные пространства. Совокупность адресов, которые могут быть использованы процессором, образует адресное пространство микропроцессорных систем. Адреса памяти могут занимать все адресное пространство (АП) или его часть, а линейно организованная память независимо от ее технической реализации может быть условно представлена набором регистров (ячеек), число которых М, а разрядность – N. Диапазон адресов, к которым может обращаться процессор (т.е. емкость АП) связан с разрядностью шины адреса m соотношением АП=2^m. Например, с помощью 16-разрядной шины адреса можно адресовать 2¹⁶ = 64 К объектов, с помощью 20-разрядной 1М объектов и т.д. АП используется блоками ОЗУ, ПЗУ и ВУ, к которым обращается процессор. Для оценки емкостей АП используются обычно единицы измерения К=2¹⁰=1024, М=2²⁰, Г=2³⁰. Адреса в АП обычно выражают в шестнадцатеричной системе счисления.

W1

N

M

K

P2

P1

A

W2

w111

5

B

0

5

0

Параллельные совмещенные адресные пространства

Отличия. В параллельных адресных пространствах есть ячейки с одинаковым номером (попадаем за счет разных команд). Гарантия совмещенных адресных пространств – это одна команда, позволяющая попасть в разные ячейки. Это программные способы.

В параллельных 2 разных набора сигналов (P1, W1, P2, W2). Это аппаратные способы.

Преобразование функциональной схемы

3. Расширенное адресное пространство: понятие, основные методы доступа.

4. Диспетчер памяти: назначение, основные элементы устройства.

5. Основные специфические требования, предъявляемые к блоку питания МПУ и их необходимость.

6. Сетевой фильтр: устройство, работа с синфазной и парафазной помехами.

7. Сравнительные характеристики трансформаторных и импульсных блоков питания в следующие из этого ограничения области применения

Трансформаторный блок питания.

ПС

U

балласт

регистр

Uвхода

Uвыхода

R=ωL – реактивное сопротивление. Любой блок питания является источником помех для других приборов. Выходной конденсатор сглаживает пульсации выходного напряжения. Дело в том, что трансформатор «предоставляет» напряжение той же формы, что и в сети 220 вольт, а именно синусоидальной. К слову, при работе от бесперебойных источников его форма может быть далеко не синусоидальной. Форма выпрямленного напряжения непостоянна во времени, наличествует длительное снижение до нуля вольт, поэтому необходима установка элемента, поддерживающего выходное напряжение постоянной величины, что выполняется на сглаживающем конденсаторе. Рассмотрим происходящие процессы подробнее, на модели блока питания 10 В.

На картинке представлены напряжения, токи вторичных обмоток трансформатора и выходных напряжений для трех вариантов:

1. (красный). Выходной конденсатор отсутствует.

2. (зеленый). Выходной конденсатор присутствует, но его емкости явно недостаточно.

3. (синий). Выходной конденсатор обладает достаточной емкостью.

Форма напряжения на выходной обмотке, в первом приближении, остается синусоидальной для всех трех случаев, но только в первом – обмотки трансформатора намотаны медным проводом, и хотя медь хорошо проводит электрический ток, но ее используется довольно много, а потому сопротивление обмоток весьма чувствительно по величине. Чем больше ток нагрузки, чем она более «импульсная», тем сильнее искажается напряжение на выходе трансформатора.

8. Разделительный трансформатор: понятие, особенности конструкции и применения.

9. Понятие гальванической развязки: назначение, виды, особенности конструкторского и схемотехнического исполнения.

10. Виды ПЗУ: особенности применения и программирования. Flash ПЗУ.

11. Статическое ОЗУ: основные технологии (КМОП, FRAM), особенности применения. Построение энергонезависимого ОЗУ.

ОЗУ. При отключении питания информация теряется. ОЗУ может и читать, и писать одновременно.

Статические ОЗУ

В качестве ячейки памяти имеет минимальный элемент с памятью – триггер. Типичная номенклатура SRAM зарубежных фирм представлена сейчас микросхемами с информационной емкостью в диапазоне от 64 Кбит до 16 Мбит и временами доступа 10…15 нс. Среди отечественных микросхем можно отметить серии К537 технологии КМОП и К132 технологии n-МОП.

Структура асинхронного ЗУ

Адрес ячейки А делится на поля с разрядностями n и m. Дешифратор строк, получая n-разрядный код, выбирает в матрице одну из 2ⁿ строк (p=2ⁿ – 1). Запоминающий триггер имеет прямой и инверсный выходы, поэтому столбец матрицы представлен двумя линиями (парафазно). Дешифратор столбцов управляет ключами, выбирающими один из 2^m столбцов (k=2^m – 1) для подключения к дифференциальному выходу формирователя данных при записи.

Запоминающие элементы

Запоминающий элемент (ЗЭ) в схемотехнике КМОП

Этот ЗЭ представляет собой RS-триггер, собранный на двух инверторах (транзисторы Т1, Т2, Т3, Т4 соответственно), и ключи выборки (Т5 и Т6). При обращении к ЗЭ высокий потенциал линии выборки открывает ключи по всей строке, и выходы ее триггеров соединяются со столбовыми линиями считывания-записи (столбовая линия D_j связана с прямым выходом триггера, D_j^- - с инверсным). Через столбцовые линии усилитель с дифференциальным входом считывает состояние триггера. При записи к этим же столбцовым линиям подключаются дифференциальные выходы драйвера записи, приводящие триггер в требуемое состояние.

Запоминающий элемент в схемотехнике n-МОП

Этот ЗЭ функционирует принципиально также, как и описанный ранее, но инверторы, входящие в схему триггера, в стоковых цепях имеют высокоомные поликремневые резисторы, пространственно расположенные над транзисторами, что придает схеме как режим микротоков, так и высокую компактность.

Синхронные ЗУ

Синхронные статические ЗУ (SSRAM) имеют модифицированный интерфейс для согласования работы ЗУ с системой тактирования процессора и могут работать со сквозной или конвейерной передачей данных. В синхронных ЗУ моменты изменения всех сигналов точно известны, они фиксируются фронтами тактового сигнала CLK, вырабатываемого процессором.

Сигналы:

- тактовый сигнал процессора (системы) CLK;

- стробы, которыми процессор или контроллер записывают адрес во внутренний регистр микросхемы и инициируют очередной цикл обращения к памяти (пакетный или одиночный);

- сигнал для перехода к следующему адресу в пакете.

12. Динамическое ОЗУ: особенности использования, проблема регенерации и пути её решения.

13. Динамическое ОЗУ: циклы RAS-CAS, принципы, реализуемые технологиями DDR и SDRAM.

14. Сравнительные характеристики статической и динамической памяти (по параметрам быстродействие – объём).

Информационные емкости основных разновидностей современных микросхем памяти:

- для SDRAM от 2 до 512 Мбит;

- для SRAM малой мощности от 2 до 16 Мбит.

Быстродействие статических ОЗУ характеризуется тактовыми частотами в 250 МГц.

15. Типовой управляющий автомат: методика синтеза (на примере)

16. Автомат управления межшинным мостом: методика синтеза.

17. Классификация шин

18. Понятие стробирующего сигнала (строба), его назначение. Понятие активного уровня строба и способ его кодирования в названии.

19. Основные циклы демультиплексированной параллельной шины.

20. Основные циклы мультиплексированной параллельной шины.

21. Способы аппаратной реализации двунаправленной шины: сравнение.

22. Влияние аппаратной и логической компонент шинного протокола на быстродействие шины.

23. Основные узлы интерфейсной части контроллера внешнего устройства (КВУ): краткая характеристика назначения каждого из узлов и взаимодействия с другими узлами.

1. Блок приема-передачи – все общение только через него, стандартизация шины МПУ, логики шины и самих сигналов.

2. ДВР – дешифратор внутренних регистров. Служит для формирования (получения основных разрядов адреса и сигнал для чтения). Выдает стробы чтения и записи для регистра.

3. Блок формирования сигнала потверждения

4. СБА - селектор базового адреса. При обращении к порту на линии системного интерфейса выставляется его адрес, который распознается специальным блоком – адресным декодером (или селектором адресов, что то же самое), – расположенным в устройстве, к которому приписан данный порт. Адресный декодер затем инициирует процесс обмена данными (запись или чтение, в зависимости от управляющих сигналов).

24. Типовые варианты схемотехники селектора базового адреса (СБА): схемные решения, методики анализа и синтеза.

Поскольку распознает базисные адреса то это выраженный дешифратор с n-входами и n-выходами. Строиться на базе логики есть ограничения должен обрабатывать цикл (до первого появления высокого уровня) :то критический уровень не более 2х элементов.

Типовая схема.

Методика анализа

Методика синтеза

25. Типовые варианты дешифратора внутренних регистров (ДВР): схемное решение, методика анализа и синтеза. Устройства фиктивного ввода/вывода.

Типовое схемное решение

Сигнал MAN управляет чип селект разрешает его работу но нужно чтоб принял разрешение чтения или записи. Она может меняться.

На пример нужно получить чтение с сдвигом +2

Х2	Х1	Х0
1	1	0
чтв	А1	А0

Используется для упорядочения чисел.

К х0 приходит А0

К х1 приходит А1

К х2 приходит ЧТВ

В следствии на 6 будет нужный сигнал чтения со сдвигом +2

Методика синтеза

Устройство фиктивного ввода\вывода.

Х2	Х1	Х0
0	0	0
ЧТВ	А1	А2

Запись с нулевым сдвигом

Х2	Х2	Х0
0	1	0
ЧТВ	А1	А2

Запись по смещению +1

Без разницы какое число пропишем ,управляешь лишь то что получаем. Инфор-мация смысла не имеем.

26. Блок приёмопередатчиков: назначение, варианты схемотехники и логики работы для различных типов шины.

1. Приемник

2. Передатчик – большой выходной ток

Демультиплексированные

Мультиплексированные

Z – включение моста

27. Антидребезговые алгоритмы: варианты алгоритмов с указанием особенностей настройки и применения.

Рис. 6.3. Схема клавиатуры на базе однокристальной микро-ЭВМ.

Программа МП для управления работой клавиатуры выполняет следующие функции: формирует

последовательность кодовых комбинаций для опроса Х (столбцов); анализирует входные комбинации

сигналов У (строк) клавиатуры; проверяет правильность полученных комбинаций; формирует код

символа в соответствии с кодовыми таблицами используемого в ЭВМ внутреннего кода; передает

сформированный код символа в ЭВМ.

Вначале программа МП (рис.6.4) устанавливает исходное состояние счетчика повторений n:= 0 и

начальные коды столбца Хо:= 00...01 и строки Уо: = 00...00. Каждое следующее значение кода Х

формируется путем циклического сдвига Хо на один разряд. Значение Х передается в Пвыв1, к

выходам которого подсоединены вертикальные шины матрицы ключей клавиатуры. На

горизонтальных шинах матрицы, подключенных к входам Пвв, формируется одна из комбинаций

сигналов, программно считываемая МП. Эта комбинация содержит:

— все нули, если ни одна из клавишей не нажата или нажатая клавиша не находится в

вертикальном ряду, на который от Пвыв1 подается сигнал «1»; программа производит очередной

сдвиг кода X, т.е. продолжает поиск нажатой клавиши;

— несколько единиц, если нажато две клавиши в вертикальном столбце, соответствующем

сигналу «1» из Пвыв1, эта ситуация является ошибочной и МП может включать звуковой сигнал;

программа МП реализует возврат к началу;

— одну единицу, если нажата одна клавиша вертикального ряда, которому соответствует сигнал

«1» на выходе Пвыв1. По текущему значению кода опроса столбца Х и принятому из Пвв значению

кода строки У программно формируется весовой код нажатой клавиши, т.е. замкнутого ключа. Для

этого вначале коды опроса столбца Х и строки Y преобразуются к двоичному или двоично-

десятичному виду Xст и Yст с помощью программных счетчиков. Затем определяется весовое.

значение К нажатой клавиши

К = рХст+Уст,

где р — число ключей в одной строке матрицы клавиатуры.

Значение К запоминается и цикл опроса клавиатуры повторяется. При каждом последующем

цикле опроса клавиатуры производится сравнение текущего значения Ki и предшествующего K,i-1.

При их совпадении увеличивается на единицу содержимое счетчика повторений, а при несовпадении

счетчик повторений сбрасывается в нуль и в качестве весового значения нажатой клавиши

принимается текущее значение К:. Если в течение n=N циклов весовое значение нажатой клавиши К

не менялось, то оно используется для формирования стандартного кода символа.

Базовый алгоритм:

вход

A=РУС()

Rdy=1

Н

Д

Ввод/вывод

выход

Нельзя использовать.

вход

А=РУС()

ERR=1

Н

Н

Д

Rdy=1

Ввод/вывод

выход

Д

Буферной памяти нет в компьютере.

вход

А=РУС()

Д

ERR=1

Н

А=РУС()

Rdy=1

Ввод/вывод

выход

Н

Есть буфер. Крутится до нажатия кнопки RESET. Если устройство без буфера, то алгоритм не катит.

1. Алгоритм задержки

Y=KEY()

If Y=KEY()=FF – не нажато

Else

Нажата какая-то клавиша

Вход

Д

Выход, =FF

return

FF=KEY()

Н

Dt – подпрограмма задержки

Чтение A=KEY()

Выход, =A

Очистка стэка

2. Алгоритм суммирования

Key()=0 – все клавиши отпущены, если не =0, значит какая-то клавиша нажата.

3. Скользящий алгоритм

Рис. 6.4. Алгоритм функционирования электронной клавиатуры.

Этим достигается «задержка» на время переходного процесса в ключе, т.е. исключаются ошибки

из-за дребезга контактов. Таким же образом выявляется случай одновременного нажатия клавиш,

находящихся в разных столбцах. Код символа может формироваться посредством таблицы, хранимой

в ПЗУ. В этом случае весовое значение клавиши используется в качестве смещения или базового

адреса ячейки ПЗУ с искомым значением кода. Весовые значения клавишей переключения регистров

клавиатуры используются в качестве базового адреса, а остальных клавишей — в качестве смещения.

В более простых случаях код символа формируется программно, например, код нажатой клавиши

определяет младшие разряды кода символа, а номер регистра клавиатуры — старшие разряды.