- •1. Полупроводниковые диоды
- •1.1. Принцип работы диода
- •1.2. Вольт-амперная характеристика диода
- •4. Стабилитроны и стабисторы.
- •1.3. Выпрямительные диоды
- •1.4. Высокочастотные диоды
- •1.5. Импульсные диоды
- •1.6. Стабилитроны и стабисторы
- •2.1. Общие принципы
- •2. Биполярные транзисторы
- •2.2. Основные параметры транзистора
- •2.3. Схемы включения транзисторов
- •2.3.1. Схема с общим эмиттером
- •2.3.2. Схема включения транзистора с общим коллектором
- •2.3.3. Схема с общей базой
- •3. Полевые транзисторы
- •3.1. Полевой транзистор с p-n переходом
- •3.1.1. Входные и выходные характеристики полевого
- •3.1.2. Схема ключа на полевом транзисторе с p-n переходом
- •3.2. Полевые транзисторы с изолированным затвором
- •3.2.1. Входные и выходные характеристики моп - транзистора с
- •3.2.3. Крутизна
- •3.2.4. Особенности полевых моп транзисторов
- •3.2.5. Ключ на кмоп - транзисторах с индуцированным каналом
- •4. Тиристоры
- •4.1. Принцип работы тиристора
- •4.2. Основные параметры тиристоров
- •4.3. Двухполупериодный управляемый выпрямитель
- •4.4. Регулятор переменного напряжения
- •5. Интегральные микросхемы
- •5.1. Общие положения
- •5.2. Аналоговые микросхемы. Операционные усилители
- •5.2.1. Свойства оу
- •5.2.2. Основы схемотехники оу
- •5.2.3. Параметры операционных усилителей
- •5.2.4. Основные схемы включения оу.
- •5.2.5. Неинвертирующее включение
- •5.2.6. Ограничитель сигнала
- •5.2.7. Компараторы
- •5.2.8. Активные фильтры
- •6. Цифровые интегральные микросхемы
- •6.1. Общие понятия
- •6.2. Основные свойства логических функций
- •6.3. Основные логические законы
- •6.4. Функционально полная система логических элементов
- •6.5. Обозначения, типы логических микросхем и структура ттл
- •6.6. Синтез комбинационных логических схем
- •6.6.1. Методы минимизации
- •6.6.2. Примеры минимизации, записи функции и реализации
- •6. 7. Интегральные триггеры
- •6.7.1. Rs асинхронный триггер
- •6.7.2. Асинхронный d - триггер
- •6.7.3. Синхронный d - триггер со статическим управлением
- •6.7.4. Синхронный d -триггер с динамическим
- •6.7.5. Синхронный jk - триггер
- •6.7.7. Вспомогательные схемы для триггеров.
- •6.8. Мультиплексоры и демультиплексоры
- •6.9. Дешифраторы
- •6.10. Двоичные счетчики-делители
- •6.11. Регистры
- •7. Элементы оптоэлектроники
- •8. Практические занятия
- •8.1. Однофазная однополупериодная схема выпрямления
- •8.2. Однофазная двухполупериодная схема выпрямления
- •8.3. Работа однофазного двухполупериодного выпрямителя
- •8.4. Стабилизатор напряжения на стабилитроне
- •8.5. Схема триггера на биполярных транзисторах
- •8.6. Мультивибратор на транзисторах
- •8.7. Ждущий одновибратор на транзисторах
6.6.2. Примеры минимизации, записи функции и реализации
Пример 1 (рис. 115).
39
Свойство 5 в Правилах нанесения контуров можно понимать так, что края
карты не являются границами. Говорят, что карта Карно представляет собой
“бублик”. Она может быть соединена по левому и правому краю, образуя
цилиндр, а затем по верхнему и нижнему краю, образуя ”бублик”. Для
нашего примера
f = x3.
40
Реализация представлена на рис.115.
Пример 2 (рис.116).
Логическая функция имеет вид:
f=x1 + x2 = x1x2.
Реализация - рис.117. Реализация после применения закона Моргана -
рис.118.
Пример 3. Рассмотрим типовую функцию, которая называется
“Сумматор по модулю 2” или “Исключающее ИЛИ”. Таблица истинности
для неё имеет вид (для двух входов), представленный на рис.119. Обозначе-
ние функции “Исключающее ИЛИ”:
f=x1 . x2.
Карта Карно для этой функции показана на рис.120.Она показывает, что
нельзя организовать контур с несколькими единицами, т.е. минимизация
невозможна и логическую функцию можно записать только в ДСНФ
x2 x1 x2 x1 x2 x1 x2 x1 f . = + = .
Обращаем внимание, что 2 1x x . x2 x1 . Реализация представлена на рис. 121.
Требуется 2 корпуса.
Пример 4. Вид карты Карно для четырёх входных переменных показан
на рис.122.
6. 7. Интегральные триггеры
В отличие от комбинационных логических схем, триггеры - это
последовательностные схемы, т.е. устройства с памятью. Их выходные
сигналы зависят не только от сигналов на входах в данный момент времени,
но и от ранее воздействовавших сигналов.
Типы триггеров в зависимости от способов управления:
1. Асинхронные или не тактируемые.
2. Синхронные или тактируемые.
Изменение состояние асинхронного триггера происходит сразу же после
изменения сигналов на его управляющих входах.
41
У синхронного триггера изменение состояния под действием
управляющих сигналов возможно только при присутствии сигнала на
специальном тактовом входе. Тактирование может осуществляться
импульсом (т.е. потенциалом) или фронтом импульса (т.е. перепадом
потенциала). Поэтому различают триггеры со статическим и
динамическим управлением. Существуют также универсальные триггеры,
которые могут работать как в тактируемом, так и в не тактируемом режиме.
Чаще всего применяются синхронные триггеры, которые обладают большой
помехоустойчивостью.
Типы триггеров в зависимости от функционального назначения:
1) RS - триггеры;
2) D - триггеры;
3) JK - триггеры;
4) T - триггеры.
На основе триггеров строятся счетчики, регистры, элементы памяти, которые
составляют основу ЦВМ.
6.7.1. Rs асинхронный триггер
Реализация на элементах 2И-НЕ имеет вид, представленный на рис.123.
На нем обозначено: S - Set - установка, R - Reset - cброс. Черточки над S и R
означают инверсию, т.е. управление триггерами ведется нулевыми
сигналами. При подаче 0 на инверсный вход S на выходе Q устанавливается
1. При подаче 0 на инверсный вход R на выходе Q устанавливается 0.
Одновременная подача нулевых сигналов на оба входа запрещена. Наличие 1
на обоих входах - это состояние хранения предыдущей информации
(память). Отличительная схемотехническая особенность триггера - это
наличие обратной связи с каждого выхода на вход. На основе корпуса с
элементами 2И-НЕ можно реализовать 2 триггера. Функционирование RS
триггера можно записать на основе таблицы истинности (рис. 124).
Состояние выходов триггера определяют нулевые сигналы на входах. Форма
сигналов на управляющих входах, представлена на рис. 125. При подаче
питания такой триггер встает в одно из возможных состояние Q=1 или
Q=0. Заранее это определить нельзя.
Реализация RS триггера на элементах 2ИЛИ-НЕ показана на рис. 126.
Состояние его выходов определяют 1 на входах, т.к. черточек над R и S нет.
Это означает, что управление ведется 1. Таблица истинности представлена
на рис. 127.
