Разработка структурной схемы устройства
Разработаем структурную схему блока ОЗУ, в общем виде (Рис. 4) состоящего из модуля ОЗУ и устройства сопряжения с шиной (УСШ). УСШ состоит из устройства управления (УУ), буфера адреса (БА) и двунаправленного буфера данных (БД). УСШ взаимодействует с шинами адреса (ША), данных (ШД) и управления (ШУ).
Структурная схема разрабатываемого устройства кроме перечисленных элементов должна содержать преобразователь уровня (ПУ), т.к. К1500РУ474 являются ЭСЛ микросхемами, а УСШ будет построено на микросхемах ТТЛ. Шина также работает в ТТЛ. Схема устройства представлена на рис. 5.
Рис. 4 Общая структурная схема блока ОЗУ
Рис. 5 Структурная схема разрабатываемого блока статического ОЗУ
Как видно из представленной выше схемы, блок ОЗУ состоит из матрицы БИС ЗУ (RAM) емкостью 2kX12 информационных разрядов, преобразователя уровня ЭСЛ -> ТТЛ и ТТЛ -> ЭСЛ (LC), буферного формирователя адреса (BFA), шинного формирователя (BF) для сопряжения блока ОЗУ с ШД, а также устройства управления, состоящего из дешифратора выбора блоков микросхем памяти (DCCS) и контроллера чтения/записи.
RAM
состоит из двух страниц по 1kX12.
Выбор страницы осуществляется сигналами
выборки кристалла
и
.
Запись/считывание информации из ячеек
памяти осуществляется по сигналу
разрешения записи
.
Устройство управления формирует внутренние сигналы для воздействия на функциональные узлы блока.
Буфер адреса и шинный формирователь данных выполняют функцию буферизации адресной шины и шины данных для согласования по нагрузочной способности источника и потребителя данных.
Преобразователь уровня преобразует уровни ТТЛ-микросхем (H- 2,5 В, L- 0,5 В) в ЭСЛ-уровни (H – -1В, L – -1,6 В ) для сопряжения RAM и шины.
Разработка функциональной схемы устройства
Для получения модуля памяти заданной емкости необходимо объединить несколько микросхем памяти. В нашем варианте представлена микросхема К1500РУ474, емкостью 1кХ4 бит. Для получения заданной емкости устройства (2kX12), сначала увеличиваем разрядность – объединим три микросхемы, как показано на рис. 6, получим 1 блок (страницу) емкостью 1kХ12. Далее увеличиваем емкость в 2 раза, как показано на рис. 7, получаем модуль ОЗУ заданной емкости. Для выбора одной из двух страниц используются сигналы , которые получаем, используя оставшиеся свободными разряды адреса ША. Полученный модуль имеет 10 адресных разрядов и 12 разрядов данных.
Рис. 6 Схема увеличения числа разрядов ОЗУ
Рис. 7 Схема увеличения емкости ОЗУ
Рис. 8 Функциональная схема блока ОЗУ
Выберем микросхемы для реализации функциональной схемы устройства (рис. 8).
Буфер шины адреса построен на 8-разрядных буферных неинвертирующих регистрах КР580ИР82 (2 шт.), обладающих повышенной нагрузочной способностью.
Шинный формирователь шины данных построен на 3-х микросхемах формирователей К589АП16 (4х-канальный коммутатор), обеспечивающих подключение машинных слов длиной по 4 разряда по одному из двух направлений.
Для контроллера выбора страниц выбрана микросхема двоичного дешифратора на 8 направлений К555ИД7.
Контроллер чтения/записи выполнен на микросхеме К555ЛИ6 (2 логических элемента 4И). Позволяет в дальнейшем наращивать емкость модуля ОЗУ.