Інтеграція складових проекту
Об’єднання підсистем проекту (Пристрій керування, Блок пам’яті, Операційний пристрій) можна здійснити, використовуючи HDL editor (оператор PORT MAP). Проте більш наочним буде використання Редактора схем – Block Diagram Editor.
File-New-Block Diagram
Ввести назву пристрою «Gnome»
Додати вхідні порти clock та reset
View – Symbols Toolbox – відобразити доступні зображення елементів
Додати символи створених раніше пристроїв (пристрій керування, Блок пам’яті, Операційний пристрій)
з’єднати пристрої та вхідні сигнали використовуючи інструмент “провідник” (Diagram-Wire), як показано на наступному рисунку.
Рис. 2. Проектований процесор у вікні засобу Block Diagram Editor.
Розташування портів елементів на рисунку оптимізовано для більшої наочності. При потребі змінювати розташування портів елементу можна клацнувши його правою клавішею і вибравши «Edit».
Після з’єднання елементів, відкомпілювати файл Gnome.bde (буде згенеровано файл Gnome.vhd)
Рис. 3. Процесор в режимі моделювання.
Моделювання роботи комп’ютера
Симуляцію роботи проектованого пристрою на функціональному рівні виконати засобами пакету Aldec Active-HDL. Варіант тестової програма, що може бути записана до пам’яті програм мікропроцесора, наведено нижче.
00 LDA_IMM "0100" --ACC:=4
01 STA_RG1 --RG1:=4
02 LOAD_RG2 --Rg2:=Mem(0)=3
03 SET_C --C:=1
04 SKIP_C ------------
05 JUMP IX |
06 CLR_C --C:=0 <---
07 ADDA IMM "0001" --ACC:=4+1=5
08 TESTA_RG1 --Z:=0
09 SKIP_Z
0A ADDA_RG3 --ACC:=5+0=5
0B XORA_RG1 --ACC:=5o4=1
0C STA_RG3 --RG3:=ACC=1
0D SET_IXH RG3 --IX:=11
0E SET_IXL RG3 --IX:=11
0F STORE_RG1 --Mem(11):=Rg1=4
10 LDA RG1 --ACC:=Rg1:=4
Дана програма тестування процесора містить всі інструкції з його набору. Звернемо увагу на інструкцію за адресою 0Fh, ця команда записує до пам’яті за адресою 11h (область пам’яті програм) значення “0100” - код операції безумовного переходу (JMP IX). Результатом буде зупинка виконання програми на цій команді.
Список рекомендованої літератури
Норенков И.П. Основы автоматизированного проектирования. 2-е издание. МГТУ им. Н. Э. Баумана. 2006. C. 336
Сергиенко А. М. VHDL для проектирования вычислительных устройств. ТИД "ДС". 2003. C. 208
Веб-сторінка компанії Aldec®, Inc [Електронний ресурс] http://www.aldec.com
David E. Van Den Bout. The Practical Xilinx Designer Lab Book Prentice Hall. 1999. С. 450.