2. Проектирование подсистемы памяти
Подсистема памяти микропроцессорного комплекта К580ВМ80А состоит из постоянного запоминающего устройства (ПЗУ) и оперативного запоминающего устройства (ОЗУ).
В ПЗУ предусматривается только считывание информации из него, а в ОЗУ можно производить запись и считывание информации.
Отметим, что для передачи данных используется 8-ми разрядная шина (ШД).
2.1 Разработка пзу системы
По заданию для организации ПЗУ необходимо использовать микросхему КР556РТ4. Она составлена по схеме 256х4 разряда. То есть одна микросхема имеет 256 ячеек памяти по 4 бита каждая. Так как необходимый объём ПЗУ 512 байт, то нам достаточно создать 2 банка ПЗУ, состоящих из 2 микросхем КР556РТ4 каждый. Условное графическое обозначение микросхемы КР556РТ4 представлено на рисунке 2.1.
Рис. 2.1 Условное графическое обозначение микросхемы КР556РТ4
Назначение выводов: 1,2,3,4,5,6,7,15-входы адресные; 9,10,11,12-выходы; 13,14-входы выборки кристалла.
Организация ПЗУ представлена на рис. 2.2.
2.2 Разработка озу системы
По заданию для организации ОЗУ необходимо использовать микросхему К155РУ5. Она составлена по схеме 256х1 разряд. То есть одна микросхема имеет 256 ячеек памяти по 1 бит каждая. Так как необходимый объём ОЗУ 2048 байт, то нам нужно создать 8 банков ОЗУ, состоящих из 8 микросхем К155РУ5. Условное графическое обозначение микросхемы К155РУ5 представлено на рис.2.3.
Рис. 2.3 Условное графическое обозначение микросхемы К155РУ5
Назначение выводов: 1,2,3,4,12,13,14,15-вход дешифратора; 5,6,7-вход разрешения выборки; 9-информационный вход; 10-вход разрешения записи; 11-выход.
Организация ОЗУ представлена на рис. 2.4.
3. «Раскраска» адресной шины. Разработка адресного дешифратора
Для определения разрядов шины адреса, которые будут использоваться для подсистемы памяти, раскрасим шину адреса. Раскраска шины адреса приведена в таблице 1.
В задании обращение к портам ввода/вывода идет как к памяти, следовательно, порты будут использовать свое адресное пространство.
Отметим, что адресация ПЗУ начинается с нулевой ячейки, так как работа микропроцессора начинается с программы, записанной в ПЗУ.
Таблица 1. Адресное пространство памяти
Адрес |
А15 |
А14 |
А13 |
А12 |
А11 |
А10 |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
Устройство |
0000 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ПЗУ Банк 1 |
0001 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
00FF |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1000 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ПЗУ Банк 2 |
1001 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
10FF |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
2000 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 1 |
2001 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
20FF |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
3000 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 2 |
3001 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
30FF |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
4000 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 3 |
4001 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
40FF |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
5000 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 4 |
5001 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
50FF |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
6000 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 5 |
6001 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
60FF |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
7000 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 6 |
7001 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
70FF |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
8000 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 7 |
8001 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
80FF |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
9000 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
ОЗУ Банк 8 |
9001 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
90FF |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
00 |
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Port 1 К580ВВ51 |
01 |
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
40 |
|
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
Port 2 К580ВВ55 |
41 |
|
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
|
42 |
|
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
|
43 |
|
|
|
|
|
|
|
|
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
|
80 |
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
Port 3 К580ВН59 |
81 |
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
Для выбора ПЗУ/ОЗУ достаточно четырех бит А15,А14,А13,А12; последовательного порта, параллельного порта, программируемого контроллера прерываний достаточно использовать два бита ША: А7, А6. Дешифратор реализован в принципиальной схеме как дешифратор серии К555ИД3. Условное графическое обозначение микросхемы К555ИД3 представлено на рис.3.1.
Рис 3.1 Условное графическое обозначение микросхемы К555ИД3
Назначение выводов: 1,2,3,4,5,6,7,8,9,10,11,13,14,15,16,17-выходы дешифратора; 18,19-вход блокировки; 20,21,22,23-информационные входы.