Объяснить принцип действия дешифратора по схеме:
Принцип действия этой схемы заключается в следующем. Код двоичного числа в виде серии импульсов, поступающих на входы триггеров (1001)2= 1*23 +0*22+0*21+1*20+(9)10
По цепи R-r-VD- (прямая шина триггера Т4) высокий потенциал не шунтируется.
В то же время на всех других шинах 0-8 сигналы с прямых и обратных выходов триггеров не проходят т. к. в их цепях имеется хотя бы по одному шунтирующему диоду. Например, шину 3 замыкают сразу два VD через инверсный выход Т4 и прямой выход Т2. Высокий потенциал +Е от корпуса поступает через R на выходы триггеров с низким потенциалом –Е. На резисторах не включенных шин отмечается падение напряжения Ui=E-I*Ri, где Ri- сопротивление резистора i-той шины.
Объяснить принцип действия мультиплексора по схеме:
шине.
Объяснить принцип построения ОЗУ по структурной схеме матрицы накопителя информации и принципиальной электрической схеме запоминающего элемента.
Матрица накопителя информации строится на основе многоэмиттерных биполярных транзисторов.
схема двухкоординатной матрицы, состоящей из п/п запоминающих элементов ЗЭ.
Работа полупроводникового ЗЭ, который представляет собой триггер на многоэмиттерных биполярных транзисторах, заключается в следующем:.
Будем считать, что в ЗЭ записана лог. 1, если VT1 закрыт, а VT2- открыт.
Режим хранения информации.
Если на шинах Xi и Yi действует сигнал 0, то состояние триггера не зависит от потенциала (1 или 0) на разрядных шинах, подключенных к эмиттерам 1 и 6. Т. о. ЗЭ хранит записанную ранее информацию, не допуская новой записи.
Режим записи информации.
ЗЭ в состоянии 0 (VT1- открыт, а VT2- закрыт).
На адресную шину Xi и Yi подается лог. 1 при этом эмиттерные переходы 2,3, 4, 5 закрываются.
Триггер управляется сигналами поступающими на эмиттеры 1 и 6.
Для записи 1 :
На эмиттер 1 со входа Р1 подают лог. 1, а на эмиттер 6 со входа Р2подают 0.
Т. о. VT1 закрыт, а VT2- открыт.
Для записи 0 наоборот.
Режим считывания информации.
На адресных шинах Xi и Yi лог. 1. Эмиттерные переходы 2, 3, 4, 5 закрыты. Ток открытого транзистора VT2 протекает по разрядной шине, подключенной к эмиттеру 6, формируя на его выходе Р2 сигнал лог. 1. При этом на выходе Р1 лог.0.