- •Мови, рівні і віртуальні машини
- •Сучасні багаторівневі машини
- •Поняття архітектури пк
- •1.4. Розвиток комп’ютерної архітектури
- •Розвиток багаторівневих машин
- •Типи сучасних еом
- •Питання до лекції
- •2.1. Принципи розробки сучасних комп'ютерів
- •2.3. Конвеєри
- •2.2. Паралелізм на рівні команд
- •2.4. Суперскалярні архітектури
- •2.5. Паралелізм на рівні процесорів
- •2.6. Векторні комп'ютери
- •Блок управління
- •2.7. Мультипроцессори
- •2.8. Мультикомпьютери
- •Питання до лекції
- •3. Основи комп’ютерної організації : пам’ять
- •3.1. Ієрархічна структура пам'яті
- •3.2. Загальні відомості про пам'ять
- •3.4. Методи звертання до пам'яті
- •3.5. Модулі пам'яті
- •3.6. Ряди і банки пам'яті
- •3.8. Код з виправленням помилок
- •3. 9. Скільки потрібно пам'яті
- •Питання до лекції
- •4. Цифровий рівень побудови ом
- •4.1. Вентилі і булева алгебра
- •4.2. Булева алгебра
- •4.3. Реалізація булевих функцій
- •4.4. Еквівалентність схем
- •Основні цифрові логічні схеми Інтегральні схеми
- •4.5. Комбінаційні схеми
- •3 Входи і 8 виходів
- •4.6. Арифметичні схеми.
- •4.7. Тактові генератори
- •Питання до лекції
- •Цифровий рівень побудови ом.
- •5. Цифровий логічний рівень архітектури: пам’ять, мікропроцесори
- •5.2. Синхронні sr-защіпки
- •5.3. Синхронні d-защіпки
- •5.4. Тригери (flip-flops)
- •5.5. Регістри
- •5.6. Організація пам'яті
- •Тригер (б)
- •Кожний ряд представляє одне з 3-бітних слів. При операції зчитування і запису завжди зчитується або записується ціле слово
- •5.7. Мікросхеми пам'яті
- •5.9. Мікросхеми процесорів
- •Стрілочки указують вхідні і вихідні сигнали. Короткі діагональні лінії вказують на наявність декількох висновків.
- •Питання до лекції
- •6. Шини
- •6.1. Ширина шини
- •6.2. Синхронізація шини
- •6.3. Синхронні шини
- •6.5. Асинхронні шини
- •6.6. Арбітраж шини
- •6.7. Принципи роботи шини
- •Питання до лекції
- •7. Мікроархітектурний рівень
- •7.1. Приклад мікроархітектури
- •7.2. Тракт даних
- •В цьому розділі
- •Табліця 7.1. Деякі комбінації сигналів аллу і відповідні їм функції
- •7.3. Синхронізація тракту даних
- •7.4. Робота пам'яті.
- •7.5. Мікрокоманди
- •7.6. Управління мікрокомандами: Mic-1
- •7.7. Приклад архітектури команд: ijvm
- •7.8. Модель пам'яті ijvm
- •Питання до лекції
- •8. Рівень архітектури команд
- •8.1. Моделі пам'яті
- •8.2. Загальний огляд рівня архітектури команд
- •8.3. Властивості рівня команд
- •8.4. Регістри
- •8.5. Команди
- •8.6. Загальний огляд рівня команд машини Pentium II
- •8.8. Загальний огляд рівня команд системи ultrasparc II
- •8.9. Загальний огляд віртуальної машини Java
- •8.10. Типи даних
- •8.11. Числові типи даних
- •8.12. Нечислові типи даних
- •8.13. Типи даних процесора Pentium II
- •Підтримувані типи відмічені хрестом (х)
- •8.14. Типи даних машини UltraSparc II
- •8.16. Типи даних віртуальної машини Java
- •8.17. Формати команд
- •Питання до лекції
- •9. Адресація
- •9.1. Способи адресації
- •9.2. Безпосередня адресація
- •9.3. Пряма адресація
- •9.4. Регістрова адресація
- •9.5. Непряма регістрова адресація
- •Лістинг 9.1 - Програма на асемблері для обрахунку суми елементів масиву.
- •9.6. Індексна адресація
- •Листинг 9.2. Програма на мові асемблера для обчислення операції або від (Аі і Ві ) для масиву з 1024 елементів.
- •9.9. Зворотній польський запис
- •9.7. Відносна індексна адресація
- •9.8. Стекова адресація
- •9.10. Обчислення формул в зворотнім польськім записі
- •Питання до лекції
2.7. Мультипроцессори
Елементи масивно-паралельного процесора пов'язані між собою, оскільки їхню роботу контролює один блок керування. Система декількох паралельних процесорів, що розділяють загальну пам'ять, називається мультипроцесором. Оскільки кожний процесор може записувати або зчитувати інформацію з будь-якої частини пам'яті, їхня робота повинна узгоджуватися програмним забезпеченням, щоб не допустити яких-небудь перетинань.
Можливі різні способи втілення цієї ідеї. Найпростіший з них – наявність однієї шини, що з'єднує кілька процесорів і одну загальну пам'ять. Схема такого мультипроцесора показана на рис.2.5, а. Такі системи випускають багато компаній.
Зрозуміло, при наявності великої кількості швидко працюючих процесорів, що постійно намагаються одержати доступ до пам'яті через ту саму шину, будуть виникати конфлікти. Щоб розв'язати цю проблему і підвищити продуктивність комп'ютера, були розроблені різні моделі. Одна з них зображена на рис.2.5, б. У такому комп'ютері кожний процесор має свою власну локальну пам'ять, що недоступна для інших процесорів. Ця пам'ять використовується для програм і даних, які не потрібні іншим процесорам. При доступі до локальної пам'яті головна шина не використовується, і, таким чином, потік інформації в цій шині знижується. Можливі й інші варіанти розв’язку проблеми (наприклад, кеш-пам'ять).
Загально
використо-
вувана
пам’ять
Шина
Шина
Блоки локальної пам’яті
Загально використо-
вувана пам’ять
Шина
Рис.2.5. Мультипроцесор з одною шиною й одною загаль-
ною пам'яттю (а); мультипроцесор, у якому для кожно-
го процесора мається власна локальна пам'ять (б)
Мультипроцессори мають переваги над іншими видами паралельних комп'ютерів, оскільки з єдиною розділеною пам'яттю дуже легко працювати. Наприклад, програма шукає ракові клітини на зробленому через мікроскоп знімку тканини. Фотографія в цифровому виді може зберігатися в загальній пам'яті, при цьому кожен процесор обстежує яку-небудь визначену область фотографії. Оскільки кожний процесор має доступ до загальної пам'яті, обстеження клітини, що починається в одній області і продовжується в інший, не представляє труднощів.
