- •Введение
- •Список сокращений
- •1. Архитектура современных микропроцессоров
- •1.1. Термины и определения
- •1.2. Микропроцессорные системы управления
- •1.3. Архитектурные особенности микропроцессоров
- •1.3.1. Гарвардская и принстонская архитектура
- •1.3.2. Архитектура системы команд (cisc и risc)
- •1.4. Корпус микропроцессоров
- •1.5. Технология изготовления кристаллов
- •1.6. Общие положения об обозначении импортных цифровых микросхем
- •1.6.1. Система обозначений микросхем производства Atmel
- •2. Структура микропроцессорной системы
- •2.1. Модуль питания
- •2.2. Модуль сброса и синхронизации
- •2.2.1. Сторожевой таймер
- •2.2.2. Тактирование системы
- •2.3. Модуль памяти
- •2.3.1. Супервизор напряжения
- •2.3.2. Память микропроцессорного устройства
- •2.4. Контроллер прерываний
- •2.5. Терминал
- •2.6. Центральный процессор
- •2.7. Суперскалярный конвейер
- •3. Программирование микропроцессорных устройств
- •3.1. Основные этапы проектирования и отладки программного обеспечения
- •3.2. Языки высокого уровня
- •3.3. Язык Ассемблера
- •3.3.1. Способы адресации на языке ассемблера
- •3.4. Алгоритм выполнения команды
- •3.5. Типы данных микропроцессора
- •4. Микропроцессоры с архитектурой х86
- •4.1. Микропроцессор Pentium
- •4.2. Микропроцессор Pentium 4
- •4.3. Микропроцессоры компании amd
- •4.4. Микропроцессор к7
- •5. Микропроцессоры с архитектурой x64
- •5.1.Микропроцессор Itanium ia-64
- •Отличия архитектур процессоров х86 и ia-64
- •5.2. Микропроцессоры семейства Hammer
- •Микропроцессоры c архитектурой power pc и arm
- •6.1. Микропроцессоры с архитектурой power
- •Процессоры arm
- •6.2. Микропроцессоры с архитектурой arm
- •4. Микроконтроллеры семейства mcs-51
- •4.1. Структура микроконтроллеров семейства mcs-51
- •4.2 Способы адресации и система команд микроконтроллеров семейства mcs-51
- •4.3. Функции выводов
- •5. Микроконтроллеры семейства Motorola
- •5.1. Общая структура микроконтроллеров семейства 68нс05/705/08
- •4.2.2. Регистровая модель микроконтроллеров семейства 68нс05/705/08
- •4.2.3. Способы адресации и система команд микроконтроллеров семейства 68нс05/705/08
- •6. Микроконтроллеры avr компании Atmel
- •5.1. Архитектура микроконтроллеров avr
- •5.2. Процессор микроконтроллера avr
- •5.3. Запоминающее устройство FlashRom
- •5.4. Периферийные устройства
- •Микроконтроллеры семейства piCmicro
- •12.1. Младшие подсемейства picMicro
- •Основные характеристики микроконтроллеров младшего подсемейства
- •12.2. Архитектура микроконтроллеров младшего подсемейства
- •Стандартный набор операций алу микроконтроллеров PlCmicro
- •12.3. Среднее подсемейство picMicro
- •12.5. Старшее подсемейство picMicro
- •12.6 Архитектура микроконтроллеров старшего подсемейства
- •Ввод-вывод данных микропроцессорной системы
- •6.1 Аналоговый ввод/вывод микропроцессорной системы
- •6.2. Таймеры микропроцессорной системы
- •6.3. Параллельный ввод-вывод данных
- •6.2.2. Асинхронный последовательный обмен
- •6.2.3 Синхронный последовательный обмен
- •6.3. Микроконтроллерная сеть
- •6.3.1 Протокол i2c
- •6.3.2. Протокол can
- •Характеристика протокола can
- •Выбор скорости передачи данных исходя из расстояния
- •6.3.3. Протокол rs-485 и rs-422
- •Стандартные параметры интерфейсов rs-422 и rs-485
- •Лекция 7 Микропроцессорные системы управления
- •7.1. Подключение светодиодов
- •7.2. Подключение 7-сегментных светодиодных индикаторов
- •7.3. Ввод с матричной клавиатуры
- •7.4. Управление жидкокристаллическим индикатором
- •7.5. Управление соленоидом и реле
- •7.6. Управление электродвигателем
- •6.5.1. Управление шаговым двигателем
- •7.6. Управление мощной нагрузкой
- •Лекция 8 Цифровая обработка сигналов
- •8.1. Типовые задачи решаемые цос
- •8.2. Способы реализации алгоритмов цос
- •8.3. Структура процессора цифровой обработки сигналов
- •8.4. Пцос с фиксированной и плавающей точкой
- •8.5. Гибридные процессоры
- •Библиографический список
- •Фирмы-производители 8-, 16- и 32-разрядных микроконтроллеров
- •Высокопроизводительные 8-разрядные risc микроконтроллеры семейства avr
- •1.6.2. Система обозначений микросхем производства
- •1.6.3. Система обозначений микросхем производства Motorola
- •1.6.4. Система обозначений микросхем производства
4.4. Микропроцессор к7
К7 содержит более 22 млн. транзисторов на кристалле площадью 184 мм2 и изначально производился по технологии 0,25 мкм с 6 слоями металлизации для тактовых частот 500, 550, 600 и 650 МГц. Впоследствии, с переходом на технологию 0,18 мкм, частота была увеличена до 1 ГГц и выше. Напряжение питания микропроцессора составляет 1,6 В.
Структурная схема микропроцессора К7 приведена на рис. 29.
Рис. 29. Структура микропроцессора К7
Архитектура, реализованная в Athlon, определяет суперскалярное, суперконвейерное выполнение команд, конвейерный блок вычислений с плавающей точкой, аппаратную предвыборку данных в кэш-память и усовершенствованную технологию предсказания ветвлений.
Athlon имеет девять исполнительных блоков: три для обработки целочисленных данных (Integer Execution Unit IEU), три для вычисления адреса (AGU) и три блока для вычислений с плавающей точкой и обработки мультимедийных данных (один для загрузки/сохранения данных с плавающей точкой (FSTORE) и два конвейерных блока для исполнения команд FPU/MMX/3DNOW). Длина целочисленного конвейера составляет 10 стадий, конвейера с плавающей точкой – 15 стадий (в предыдущих моделях FPU не был конвейеризированным). Команда FPU Athlon позволяет одновременно выполнять до двух команд с плавающей точкой.
Athlon может декодировать три команды х86 в шесть RISC-операций. После декодирования ROP попадают в буфер, где ожидают своей очереди на выполнение в одном из функциональных блоков процессора. Буфер К7 содержит 72 операции и выдает 9 ROP для 9 исполнительных устройств.
Увеличенная до 2048 позиций таблица предсказания переходов и усовершенствованный алгоритм предсказания позволяют давать правильный прогноз в 95%.
Athlon имеет 128 Кбайт кэш-памяти первого уровня (64 Кбайт для данных и 64 Кбайт для команд). Для взаимодействия с кэш-памятью второго уровня предусмотрена специальная шина (как у архитектуры Р6 Intel): Кэш-память второго уровня размером 512 Кбайт расположена вне процессорного ядра, в процессорном картридже, и работает на половинной частоте ядра.
Использование при производстве процессора Athlon технологии 0,18 мкм с медными соединениями позволило разработчикам разместить на кристалле кэш-память второго уровня размером 256 Кбайт, работающую на тактовой частоте ядра. Ядро нового микропроцессора содержит 37 млн. транзисторов, имеет площадь кристалла 120 мм2 и работает на частотах от 750 до 1400 МГц.
5. Микропроцессоры с архитектурой x64
5.1.Микропроцессор Itanium ia-64
Микропроцессор Itanium является первым представителем 64-разрядных микропроцессоров Intel. Выпуск этого процессора был начат в 2001 г. Первоначально микропроцессор выпускался по технологии 0,18 мкм для тактовых частот 660, 733 и 800 МГц.
Архитектура микропроцессора Itanium (IA-64) реализует концепцию EPIC (Explicitly Parallel Instruction Computing – явное параллельное выполнение команд) и существенно отличается от архитектуры предыдущих, 32-разрядных микропроцессоров компании Intel.
В табл. 1 приведены основные отличия архитектуры процессора IA-64 от архитектуры процессора х86.
Таблица 1.
