2.2.5. Счетчики с параллельным переносом
Лучшей помехоустойчивостью и меньшим временем переключения обладают счетчики с параллельным переносом. У таких счетчиков на входы J и К каждого последующего триггера через элементы «И» подаются сигналы со входов всех предыдущих триггеров (рис.5).
Рис.5. Схема суммирующего четырехразрядного счетчика с параллельным переносом.
В таком счетчике время установления нового состояния всегда равно времени переключения одного разряда. Так как практически все интегральные JK-триггеры на входах имеют встроенные элементы «И», то схема такого счетчика не требует дополнительных ЛЭ. Но поскольку число входов встроенных в триггеры элементов «И» не превышает трех, то на таких триггерах можно выполнить только четырехразрядный счетчик с параллельным переносом. Поэтому, при количестве разрядов счетчика больше четырех, счетчик разбивается на группы, группа имеет четыре разряда и параллельный перенос, а между группами последовательный перенос. Это вид счетчика с комбинированным переносом. Время срабатывания этого счетчика определяется временем срабатывания JK-триггера.
Порядок выполнения работы
Рассмотрим порядок выполнения работы на примере выполнения следующего задания. Необходимо смоделировать с помощью программы OrCAD Capture 9.2 схему суммирующего двоичного четырехразрядного счетчика, проанализировать его работу, последовательно подавая на входы импульсы, и построить временные диаграммы его работы. для конкретного условия: «Счетчик находится в состоянии 1001. Сколько потребуется импульсов на входе, чтобы его состояние стало 1011»
Ход работы
1. Вызвать программу OrCAD для построения схем.
2. Создать новый проект.
3. Вызвать окно выбора компонентов. Из библиотеки LOGIC взять микросхемы TRIGGER – JK. Поместить микросхемы на рабочее поле согласно схеме суммирующего двоичного четырехразрядного счетчика, а затем соединить выводы компонентов.
4. В окне выбора компонентов из библиотеки SOURCE взять компонент STIM1, на который будут подаваться входные сигналы. Поместить компоненты на рабочем поле и соединить их выводы с входами JK-триггеров. Получим модель схемы суммирующего двоичного четырехразрядного счетчика на основе JK-триггера и логических элементов «И», изображенную на рис. 6.
Рис. 6. Модель схемы суммирующего двоичного четырехразрядного счетчика.
5. Подать на входы сигналы.
6. Получить временные диаграммы устройства: (PSpice>Run) (рис.7).
Рис.7. Временные диаграммы суммирующего двоичного четырехразрядного счетчика.
7. Проанализировать работу данного счетчика.
8. Оформить отчет, который должен содержать:
1. Наименование лабораторной работы;
2. Цель работы с указанием конкретного задания;
3. Теоретическое содержание, включающее краткое описание разных видов счетчиков, принципы их работы;
4. Порядок выполнения работы;
5. Модель схематичного изображения данного счетчика;
6. Временную диаграмму работы данного счетчика;
7. Выводы по данной лабораторной работе.