4. Синхронные триггеры, тактируемые импульсом

Из синхронных триггеров, тактируемых импульсом, нашли применение два: RS- и D- триггеры. Синхронный RS- триггер будет рассмотрен ниже в составе JK- триггера. D- триггер и его функциональное описание представлены на рис. 2.5. Данный тип синхронного триггера широко используется в цифровых устройствах (ИС 155ТМ5, ТМ7 или SN 7477, 7475). В литературе за этой схемой укоренился термин триггер-защелка. Элементы 3 и 4 схемы образуют ячейку памяти ( - триггер), а элементы 1 и 2 – схему управления. D- триггер воспринимает входной управляющий сигнал на входе D только при синхросигнале C=1, переходя в состояние, предписанное D- входом (рис. 2.5, г). Закон функционирования (характеристическое уравнение) очень прост:

Q^t+1 = D^t. (2.1)

Как видно из временной диаграммы работы рис. 2.5, при C=1 Q- выход повторяет сигнал на входе D с задержкой, что нашло отражение в обозначении входа и типа триггера: Delay - задержка. При C=0 на выходах элементов 1 и 2 устанавливаются неактивные для -триггера сигналы ( = =1), обуславливая режим хранения записанной при C=1 информации. Поскольку в режим хранения D- триггер переходит по срезу C- сигнала, является важным исключить сбой во время этого перехода. Достигается это тем, что всякие изменения сигнала на D- входе должны прекратиться за некоторое время до среза C- сигнала, называемое временем предустановки t_s (setup time) и могут снова возобновиться после среза C- сигнала, но не ранее, чем через время выдержки t_h (hold time). Ориентировочно t_s=(1...2), а t_s=0,5...1. Требование неизменности входного(ых) управляющего(их) сигнала(ов) в момент перехода триггера в состоя-

а) б)

в)

г) д)

Рис. 2.5 Синхронный D- триггер; а- схема; б- обозначение на функциональной схеме; в- временные диаграммы работы; г- таблица состояний (переходов) триггера; д- диаграмма, поясняющая временные параметры t_s и t_h

ние хранения относится и к другим типам синхронных триггеров.

На рис. 2.5 штриховыми линиями показаны также входы и для асинхронной установки триггера в единичное ( =0, =1) или нулевое ( =1, =0) состояния. Данные входы обладают более высоким приоритетом перед синхронными входами (т.е. теми входами, которые контролируются синхросигналом C), так как блокируют входные вентили 1 и 2 схемы управления. Асинхронные входы называют еще установочными входами.

5. Синхронный двухступенчатый jk- триггер типа ms

JK- триггер типа MS с дополнительной логикой 3И на J- и K- входах (интегральная схема типа К155ТВ1 или SN 7472). Функциональное обозначение этого триггера приведено на рис. 2.6, а, а его упрощенная функциональная модель на элементах И-НЕ представлена на рис. 2.6, б. Триггер данного типа состоит из двух последовательно включенных элементарных триггеров с противофазной синхронизацией. При этом первый триггер является ведущим или M- триггером (master - хозяин), т.к. выполняет предписываемую всей схеме логическую функцию, а второй - ведомым или S- триггером (slave - раб). Ведомый триггер выполняет только вспомогательную функцию хранения состояния ведущего триггера при синхросигнале C=1.

Работу JK- триггера рассмотрим по схеме его функционального аналога рис. 2.6, б в последовательности, соответствующей строкам таблицы рис. 2.6, в.

При J=K=0 синхросигнал C=1 входные элементы 1 и 2 блокированы и M- триггер находится в режиме хранения. Отметим, что при C=1 (независимо от состояния J- и K- входов) S- триггер всегда находится в режиме хранения, так

а) б)

Режим	Входы			Выход S- триггера
	C	J	K			QtQt+1	Jt	Kt
Хранение	1/0	0	0	- состояние, которое имел триггер до среза C - сигнала		00	0	*
Установка 0		0	1	0		01	1	*
Установка 1		1	0	1		10	*	1
Счетный режим		1	1			11	*	0

в) г)

д)

Рис. 2.6 Синхронный JK- триггер типа MS и его функциональное описание. а- изображение на функциональной схеме; б- функциональная модель реального JK- триггера; в- таблица функционирования JK- триггера; г- таблица управления переходами JK- триггера; д- временные диаграммы работы

как входные конъюнктуры 5, 6 блокированы инверсным сигналом , что составляет суть противофазной системы синхронизации.

Рис. 2.7 Диаграммы ложных срабатываний JK- триггера ИС1555ТВ1 (SN 7472).

При J=0 и K=1 синхросигналом C=1 может быть открыт лишь элемент 2-й и только при условии, что перед поступлением C- сигнала (т.е. когда сигнал C был равен 0) S- триггер был в состоянии "1" (Q_s=1, =0). Тогда по срезу C- сигнала(C=), прежде чем M- триггер будет блокирован от воздействия входных сигналов по J- и K- входам, S- триггер принимает состояние M- триггера и будет хранить 0-состояние. Если же S- триггер при C=0 был в 0-состоянии, то он так и останется в этом состоянии, так как M- триггер будет находиться в режиме хранения. Описанное выше, можно отобразить следующим соотношением

В силу симметрии схемы легко показать, что при J=1 и K=0 будет справедливо

Обобщая рассмотренные случаи для J=K=0 и JK, можно прийти к выводу, что JK- триггер ведет себя как синхронный RS- триггер, когда J- вход выполняет функцию S- входа, а K- вход – функцию R- входа.

Существенно отличным от RS- триггера, является поведение JK- триггера при J=K=1. Для RS- триггера такое состояние входов запрещено. В данной же схеме при любом состоянии S- триггера сигналы обратной связи открывают для C- сигнала именно тот входной конъюнктор, пройдя через который С- сигнал переведет M- триггер в состояние, противоположное состоянию S- триггера. А по срезу C- сигнала (С=) JK- триггер сменит состояния своих выходов (т.е. состояние S- триггера) на противоположное, реализуя счетный или T- режим (toggle - переключатель). Функционирование JK- триггера может быть описано характеристическим уравнением

, (2.2)

которому соответствует таблица управления переходами JK- триггера при C=Z (рис. 2.6, г). Данное уравнение может быть преобразовано в характеристическое уравнение T- триггера (при J=K=T), для которого T- режим является основным и единственным:

. (2.3)

Условие J=K=T определяет способ преобразования схемы JK- триггера в T- триггер, который и реализуют функцию сложения по mod 2 для входного и выходного сигналов триггера.

Временные диаграммы работы JK- триггера, иллюстрирующие его переключения при различных сочетаниях сигналов на его входах, приведены на рис. 2.6, д.

Двухступенчатый синхронный JK- триггер типа MS является непрозрачным для входных сигналов J и K при любом значении синхросигнала С. Каждая его ступень сама по себе прозрачна, но так как они включены последовательно, то какая-нибудь из них при противофазной синхронизации будет заперта. Непрозрачность – положительное свойство триггеров. Однако, в отличие от RS- и D- триггеров типа MS (в этой работе они не рассматриваются), JK- триггер типа MS обладает коварным свойством, которое получило название проницаемости для помех по входу J или K, если C=1. Это свойство отражено на диаграмме рис. 2.7. Пусть триггер находится в состоянии "0" и при этом J=K=0. В этой ситуации очередной C- сигнал (точнее его срез) не изменит состояния триггера. Однако если при C=1 на J- вход триггера поступит короткая единичная помеха, то она, пройдя через открытый 1-ый конъюнктор переключит M- триггер в состояние "1". Затем по срезу C- сигнала M- триггер передаст свое единичное (ложное) состояние во вторую ступень, т.е. на выход. Это так называемый факт захвата 1 JK- триггером. В силу симметрии схемы в ней проявляется и факт захвата 0. Поэтому разработчик, используя триггеры данного типа, обязан обеспечить окончание всех переходных процессов в логических схемах, формирующих J- и K- уровни, еще до начала C- сигнала. В течение всего времени, когда C=1, уровни на J- и K- входах не должны изменяться.