Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ALL.doc
Скачиваний:
0
Добавлен:
01.05.2025
Размер:
1 Мб
Скачать
☆
  1. Пояснить функциональную схему мультиплексирования в системе sdh

3. Способы мультиплексирования в SDH

3.1. Схема мультиплексирования SDH

Поступающие на вход мультиплексора трибутарные сигналы размещаются

в соответствующих контейнерах, комплектуются заголовком POH и

указателем, дальнейшее мультиплексирование и сборка STM-1 может

осуществляться несколькими способами. Сигналы E4 со скоростью 139,264

Мбит/с преобразуются в STM-1 за один шаг, сигналы с меньшими скоростями в два шага. Возможные способы

мультиплексирования/демультиплексирования конечных сигналов

описываются схемой мультиплексирования.

Схема мультиплексирования соответствует рекомендации ITU-T G.709 и

включает различные пути мультиплексирования. Например, VC-3 может

быть преобразован в VC-4 двумя способами – через TU-3 или через AU-3.

Имеется существенное отличие между способами формирования трактов

верхнего и нижнего уровня. В SDH имеются два вида блоков

использующих указатели, TU-11, TU-12, TU-2 – принадлежат к нижнему

уровню, а AU-3, AU-4 – к верхнему.

Периодичность следования всех компонент схемы мультиплексирования

  1. с или 500 мкс. Все элементы мультиплексирования взаимо-синхронны

5 Пояснить принцип асинхронного ввода потоков е1 в виртуальный контейнер

  1. Размещение сигнала Е1 в VC12

V5 – байт трактового заголовка (РОН)

J2 – байт контроля исправности VC12

Z6 – байт повышения качества связи

K4 – резервный байт

С1, С2 – биты команды управления стаффингом

S1 – дополнительная временная позиция для передачи информационных бит при отрицательном стаффинге (Fинф>Fкан)

S2 – временная позиция для ввода вставки при положительном стаффинге ( Fинф<Fкан)

I – информационные биты

R – резервные биты

О – временные позиции для дополнительных каналов ( на данный момент не определены)

Сверхцикл из 4-х VC12 при асинхронном вводе Е1

BIP-2 (Bit Interleaving Parity) – проверочные биты на четность

REI (Remote Error Indication) – оповещение передающей стороны об ошибках при проверке на четность

RFI (Remote Failure Indication) – неисправность удаленной стороны

SL (Signal Label) – указатель наличия/отсутствия нагрузки в VC12, а также синхронный или асинхронный режим ее ввода

RDI (Remote Defect indicator) – отсутствие сигнала на приеме удаленной стороны

  1. Назначение рон в vc12 и его структура

Виртуальный контейнер VC-12 формируется путем присоединения трактового заголовка РОН к контейнеру С-12 , который загружается в интервале времени 500 мкс одним из следующих способов:

  • асинхронно цифровыми данными на скорости 2048 кбит/с с допуском отклонения 50 ррм (или 50´ 10–6);

  • байт синхронно на скорости 2048 кбит/с;

  • байт синхронно с размещением 31´ 64 кбит/с.

При любом из способов загрузки VC-12 имеет емкость 140 байт, из которых 4 байта образуют заголовок РОН (байты V5, J2, Z6, K4).

Байт К4– – резервный байт.

Байт Z6 – байт повышения качества связи

(тандемное соединение).

Байт J2 байт контроля исправности VC12.

Байт V5 имеет следующую структуру

BIP-2 (Bit Interleaving Parity) – проверочные биты на четность

REI (Remote Error Indication) – оповещение передающей стороны об ошибках при проверке на четность

RFI (Remote Failure Indication) – неисправность удаленной стороны

SL (Signal Label) – указатель наличия/отсутствия нагрузки в VC12, а также синхронный или асинхронный режим ее ввода

RDI (Remote Defect indicator) – отсутствие сигнала на приеме удаленной стороны

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]