- •Введение
- •Исходные данные
- •1. Описание микроконтроллера к1816ве52
- •1.1 Структура микроЭвм
- •МикроЭвм (микроконтроллер) семейства ..Ве52(8052) имеют следующие аппаратные особенности:
- •2.1 Описание технологического процесса
- •1.2 Архитектурные особенности
- •1.3 Организация внутренней памяти
- •1.4 Описание внешних устройств микроЭвм
- •2. Описание микропроцессорной системы управления технологическим процессом
- •2.2. Режим работы микроконтроллера
- •2.3. Распределение адресного пространства
- •2.4. Распределение ресурсов ввода/вывода
- •3. Составление алгоритма управления и программного обеспечения микопроцессорной системы управления.
- •3.1. Пульт управления оператора
- •3.2. Алгоритм управления объектом f1, t1
- •3.3. Алгоритм управления f2, t2, t3
- •3.4 Принципиальная схема процессорного модуля
- •Список использованной литературы:
1. Описание микроконтроллера к1816ве52
1.1 Структура микроЭвм
Однокристальная микро-ЭВМ К1816ВЕ52 (зарубежный аналог – i8052) представляет собой как бы второе поколение микроЭВМ серии К1816 со значительно большими вычислительными мощностями. 16-разрядный программный счетчик и 16-разрядные регистры косвенного адреса позволяют управлять внешней памятью программ и данных по 64К байт. Значительно расширены возможности системы команд, увеличена номенклатура встроенных ВУ.
МикроЭвм (микроконтроллер) семейства ..Ве52(8052) имеют следующие аппаратные особенности:
внутреннее ОЗУ объемом 256 байт;
четыре двунаправленных побитно настраиваемых восьмиразрядных порта ввода-вывода;
три 16-разрядных таймера-счетчика;
встроенный тактовый генератор;
адресация 64 КБайт памяти программ и 64 Кбайт памяти данных;
две линии запросов на прерывание от внешних устройств;
интерфейс для последовательного обмена информацией с другими микроконтроллерами или персональными компьютерами.
Микроконтроллер снабжен УФ ПЗУ объемом 4 Кбайт. Микроконтроллер выполнен на основе высокоуровневой n-МОП технологии. Через четыре программируемых параллельных порта ввода/вывода и один последовательный порт микроконтроллер взаимодействует с внешними устройствами. Основу структурной схемы образует внутренняя двунаправленная 8-битная шина, которая связывает между собой основные узлы и устройства микроконтроллера: резидентную память программ (RPM), резидентную память данных (RDM), АЛУ (ALU), блок регистров специальных функций, устройство управления (CU) и порты ввода/вывода (P0-P3).
Структурная
схема микро-ЭВМ К1816ВЕ52 показана на рис.
1.
Рис. 1.1 - Структура
микро-ЭВМ К1816ВЕ52
Назначение сигналов ..ВЕ52:
ALE - строб адреса;
PSEN\ - строб чтения внешней памяти программ;
RD\,WR\- стробы чтения и записи внешней памяти данных;
EA\ - разрешение обращения во внутреннюю память программ;
T0,T1,T2 - входы счетчиков внешних событий;
INT0,INT1- запросы внешних радиальных прерываний;
Дополнительно введен сигнал управления счетчиком T2 и последовательные линии связи:
T2EX - управление режимом таймера/счетчика T2;
RxD - вход данных последовательного канала;
TxD - выход данных последовательного канала.
В состав ..ВЕ52 входят параллельные 8-разрядные квазидвунаправленные порты P0...P2. Кроме того, большинство управляющих линий “собрано” в порт P3.
Назначение портов ..ВЕ52:
P1 — восьмибитный квазидвунаправленный порт ввода/вывода: каждый разряд порта может быть запрограммирован как на ввод, так и на вывод информации, независимо от состояния других разрядов;
P2 — восьмибитный квазидвунаправленный порт, аналогичный Р1; кроме того, выводы этого порта используются для выдачи адресной информации при обращении к внешней памяти программ или данных (если используется 16-битовая адресация последней). Выводы порта используются при программировании 8751 для ввода в микроконтроллер старших разрядов адреса:
РЗ — восьмибитный квазидвунаправленный порт, аналогичный. Р1; кроме того, выводы этого порта могут выполнять ряд альтернативных функций, которые используются при работе таймеров, порта последовательного ввода-вывода, контроллера прерываний, и внешней памяти программ и данных;
P0 — восьмибитный двунаправленный порт ввода-вывода информации: при работе с внешними ОЗУ и ПЗУ по линиям порта в режиме временного мультиплексирования выдается адрес внешней памяти, после чего осуществляется передача или прием данных.
