89. Какое из предложенных булевых выражений соответствует

комбинаиионной схеме в базисе «И-НЕ» со следующей таблицей истинности?

Входы		Выходы
a1	a2	f1	f2	f3
0	0	0	0	0
0	1	1	0	0
1	0	1	0	1
1	1	1	1	0

1) ; ; ;

2) ; ; ;

*3) ; ; ;

4) ; ; ;

5) ; ; .

90. Какое из предложенных булевых выражений соответствует комбинационной схеме в базисе «или-йе» со следующей таблицей истинности?

Входы		Выходы
a1	a2	f1	f2	f3
0	0	0	0	0
0	1	1	0	0
1	0	1	0	1
1	1	1	1	0

1) ; ; ;

2) ; ; ;

3) ; ; ;

4) ; ; ;

5) ; ; .

91. Как можно упростить и представить в базисе «ИЛИ-НЕ» следующее булево выражение: ?

1) ;

*2) ;

3) ;

4) ;

5) .

92. Как можно упростить и представить в базисе «И-НЕ» следующее булево выражение: ?

1) ;

2) ;

*3) ;

4) ;

5) .

93. Как можно упростить и представить в базисе «И-НЕ» следующее булево

выражение: ?

1) ;

2) ;

*3) ;

4) ;

5) .

94. Как можно упростить и представить в базисе «ИЛИ-НЕ» следующее булево выражение: ?

1) ;

2) ;

*3) ;

4) ;

5) .

95. Как можно упростить и представить в базисе «И-НЕ» следующее булево выражение: ?

1) ;

2) ;

*3) ;

4) ;

5) .

96. Как можно упростить и представить в базисе «ИЛИ-НЕ» следующее булево

выражение: ?

1) ;

2) ;

3) ;

4) ;

*5) .

97. Как можно упростить и представить в базисе «И-НЕ» следующее булево выражение: ?

1) ;

2) ;

3) ;

*4) ;

5) .

98. Как можно упростить и представить в базисе «ИЛИ-НЕ» следующее булево выражение: ?

1) ;

2) ;

3) ;

4) ;

*5) .

99. Как можно упростить и представить в базисе «И-НЕ» следующее булево

выражение: ?

*1) ;

2) ;

3) ;

4) ;

5) .

100. Как можно упростить и представить в базисе «ИЛИ-НЕ» следующее булево выражение: ?

1) ;

2) ;

3) ;

*4) ;

5) .

101. Какие ИС являются наиболее массовыми?

1. биполярные

2. полярные

3. цифровые

4. материнские

102.Выделите основные параметры ИМС.

1. быстродействие

2. коэффициент разветвления по выходу

3. коэффициент смещения по выходу

4. помехоустойчивость

103.По каким параметрам оценивается быстродействие?

1. по скорости сигнала

2. по задержке распространения сигнала

3. по импульсу

4. по частоте сигнала

104.Быстродействие характеризуется:

1. максимальной предельной частотой смены входных сигналов, при которой обеспечивается нормальное функционирование ИМС

2. минимальной предельной частотой смены входных сигналов

3. минимальной предельной частотой смены выходных сигналов

4. максимальной предельной частотой смены выходных сигналов, при которой обеспечивается нормальное функционирование ИМС

105.Коэффициент объединения по входу определяет:

1. число выходов микросхем

2. число однотипных микросхем, которые можно объединить

3. число входов микросхем

4. число единичных нагрузок

106. Коэффициент объединения по выходу характеризует:

1) число однотипных микросхем, которые можно объединить выходами для создания дополнительной логической функции ИЛИ.

2. число выходов микросхем

3. число входов микросхем

4. число однотипных микросхем, которые нельзя объединить

107. Коэффициент разветвления по выходу представляет собой:

1. число однотипных микросхем, которые можно объединить

2. число единичных нагрузок, которые можно одновременно подключить к выходу микросхемы.

3. число выходов микросхем

4. число входов микросхем

108.Помехоустойчивость характеризует:

1. максимальное значение напряжения статической помехи на выходе

2. минимальное значение напряжения статической помехи на входе

3. минимальное значение напряжения статической помехи на выходе

максимальное значение напряжения статической помехи на входе, при котором остается неизменным логическое состояние ИМС 109.Потребляемая мощность равна:

1. суммарной мощности, потребляемой ИМС

2. мощности генератора

3. энергии переключения

110.Энергия переключения определяется:

1. как произведение потребляемой мощности на время задержки распространения сигнала.

2. как произведение потребляемой мощности на среднее время задержки распространения сигнала.

3. как сумма потребляемой мощности и времени задержки распространения сигнала.

4. как произведение энергии на время задержки распространения сигнала.

111. Энергия переключения характеризует:

1. качество разработки схемотехнической ячейки и конструктивно - технологической реализации ИМС.

2. количество ячеек

3. время задержки распространения сигнала.

4. значение напряжения статической помехи

112.Серии микросхем ТТЛ различаются:

1. быстродействием

2. потребляемой мощностью

3. температурным диапазоном

4. качеством разработки схемотехнической ячейки

» 113.По каким уровням различают помехоустойчивость?

1. по низкому и высокому уровням (соответственно при логических нуле и единице на входе).

2. по среднему и высокому уровням

3. по низкому и среднему

114.Различаются ли значения времени задержки распространения сигнала при включении и выключении?

1)да

2) нет

3 )совпадает

115.Для каких схем находят применение специфичные параметры: время задержки переключения и максимальная частота переключения?

1. матричных

2. последовательностных

3. графических

4. триггерных

116. Изготовители микросхем обычно гарантируют нормальное функционирование ИМС при условии:

1) если значения параметров соответствуют техническим условиям (ТУ) на микросхему (изделие).

2) с погодой повезет

3) если значения параметров не соответствуют техническим условиям (ТУ) на микросхему (изделие).

117.На основе чего реализуются логические ИМС?

1. логических вентилей, число которых определяется функцией, выполняемой микросхемой

2. логических турбин, число которых определяется функцией, выполняемой микросхемой

3) программных средств

118. ПЛИС это:

1. программируемые логические интегральные схемы.

2. просьба

3. пространственные логические интеллектуальные схемы.

4. программируемые интегральные схемы.

119.К общим и важным достоинствам ИС ТТЛ и ИС ЭСЛ можно отнести:

1. схемно-технологическую отработанность

2. высокий процент выхода годных микросхем

3. низкую стоимость

4. широкие функциональные наборы элементов.

120. БИС необходимы:

1. для построения микропроцессоров

2. устройств бытовой электроники.

3. контролеров

#

121. Какую функцию выполняет основной базовый вентиль логических ИМС транзисторно - транзисторной логики (ТТЛ)?

1. ИЛИ-НЕ

2. И - НЕ

3) нет правильного ответа

122. Какая схема приведена на рисунке?

1. Схема принципиальная базового вентиля ТТЛ ИМС серии К155 (133)

2. Схема принципиальная базового вентиля ТТЛШ ИМС серии К555

3. Схема принципиальная базового вентиля ЭСЛ ИМС серии К500

4) Нет правильного ответа

123. Какая схема приведена на рисунке?

1) Схема принципиальная базового вентиля ТТЛ ИМС серии К155 (133)

2) Схема принципиальная базового вентиля ТТЛШ ИМС серии К555

3. Схема принципиальная базового вентиля ЭСЛ ИМС серии К500

4. Нет правильного ответа

124. Какая схема приведена на рисунке?

1) Схема принципиальная базового вентиля ТТЛ ИМС серии К155 (133)

2) Схема принципиальная базового вентиля ТТЛШ ИМС серии К555

3. Схема принципиальная базового вентиля ЭСЛ ИМС серии К500

4. Нет правильного ответа

125. Какую логическую функцию реализует входной каскад на транзисторе VT1 в схеме базового вентиля типа ТТЛ на примере ИМС серии К155 (рис)?

1) функцию ИЛИ

2) функцию И

3) функцию ИЛИ -НЕ

4) функцию И - НЕ

126. К какому каскаду относится транзистор VT2 в схеме базового вентиля типа ТТЛ на примере ИМС серии К155 (рис)?

1)входной

2) фазорасщепляющий

3) корректирующий передаточную характеристику

4) выходной

127. Каким образом функционирует базовый вентиль типа ТТЛ?

1. При подаче хотя бы на один из входов напряжения логической единицы (высокого уровня) ток, проходящий через резистор R1 от источника питания Ucc, будет замыкаться на вход с низким уровнем.

2. При подаче хотя бы на один из входов напряжения логической единицы (высокого уровня) ток, проходящий через резистор R1 от источника питания Ucc, будет замыкаться на вход с высоким уровнем.

3. При подаче хотя бы на один из входов напряжения логического нуля (низкого уровня) ток, проходящий через резистор R1 от источника питания Ucc, будет замыкаться на вход с низким уровнем.

4. При подаче хотя бы на один из входов напряжения логического нуля (низкого уровня) ток, проходящий через резистор R1 от источника питания Ucc, будет замыкаться на вход с высоким уровнем.

128. Каким образом функционирует базовый вентиль типа ТТЛ?

1. Если на все входы вентиля подано напряжение высокого уровня (логической единицы), то через резистор R1 проходит ток, создающий достаточный уровень прямого смещения р-n- переходов база - эммитер для открывания транзисторов VT2-VT5.

2. Если на все входы вентиля подано напряжение высокого уровня (логической единицы), то через резистор R3 и R2 проходит ток, создающий достаточный уровень обратного смещения n-р переходов база - эммитер для открывания транзисторов VT2-VT5-VT3.

3. Если на все входы вентиля подано напряжение низкого уровня (логического нуля), то через резистор R1 и R3 проходит ток, создающий достаточный уровень прямого смещения р-n- переходов база - эммитер для открывания транзисторов VT3-VT5.

4. Если на все входы вентиля подано напряжение низкого уровня (логического нуля), то через резистор R3 проходит ток, создающий достаточный уровень прямого смещения р-n- переходов база - эммитер для открывания транзисторов VT2-VT3.

129. Для чего служит корректирующая цепь из транзистора VT3 и резисторов?

1) Для ускорения рассасывания неосновных носителей, накопленных в базе транзистора VT5.

2. Для смещения уровня открывания транзистора VT3 и надежного закрывания его при малых уровнях входного напряжения.

3. Для ограничения величины амплитуды импульсов отрицательной полярности.

4. Для согласованного открывания транзисторов VT2 и VT5, что попытает степень приближения выходной характеристики ТТЛ вентиля к прямоугольной.

130. Для чего служит образующаяся при открывании транзисторов VT2 и VT5 дополнительная цепь?

1) Для ускорения рассасывания неосновных носителей, накопленных в базе транзистора VT5.

2) Для смещения уровня открывания транзистора VT3 и надежного закрывания его при малых уровнях входного напряжения.

3) Для ограничения величины амплитуды импульсов отрицательной полярности.

4) Для согласованного открывания транзисторов VT2 и VT5, что попытает степень приближения выходной характеристики ТТЛ вентиля к прямоугольной.

131. Для чего служит диод VD5?

1) Для ускорения рассасывания неосновных носителей, накопленных в базе транзистора VT5.

2) Для смещения уровня открывания транзистора VT3 и надежного закрывания его при малых уровнях входного напряжения.

3. Для ограничения величины амплитуды импульсов отрицательной полярности.

4. Для согласованного открывания транзисторов VT2 и VT5, что попытает степень приближения выходной характеристики ТТЛ вентиля к прямоугольной.

132. Для чего служат демпфирующие диоды VD1- VD4?

1) Для ускорения рассасывания неосновных носителей, накопленных в базе транзистора VT5.

2. Для смещения уровня открывания транзистора VT3 и надежного закрывания его при малых уровнях входного напряжения.

3. Для ограничения величины амплитуды импульсов отрицательной полярности.

4. Для согласованного открывания транзисторов VT2 и VT5, что попытает степень приближения выходной характеристики ТТЛ вентиля к прямоугольной.

133. К чему приводит использование режима насыщения транзисторов?

1. К снижению быстродействия стандартных ТТЛ - вентилей.

2. К увеличению быстродействия стандартных ТТЛ - вентилей.

3. Не влияет на быстродействие стандартных ТТЛ - вентилей.

4. Нет правильного ответа.

134. Каким образом можно добиться снижения заряда неосновных носителей?

1. Включением транзисторов по конфигурации схемы Дарлингтона.

2. Использованием диодов с барьерами Шотки между базой и коллектором.

3. Использованием диодов с барьерами Шотки между базой и эммитером.

4. Этого нельзя добиться.

135. Что собой представляют диоды с барьерами Шотки?

1) Структуру, состоящую из полупроводника с низким уровнем легирования.

2. Структуру, состоящую из диэлектрика и полупроводника с высоким уровнем легирования.

3. Структуру, состоящую из металла (обычно алюминия) и полупроводника с высоким уровнем легирования.

4. Структуру, состоящую из металла (обычно алюминия) и полупроводника с низким уровнем легирования.

136. Как переносится ток в диодах с барьерами Шотки?

1. Основными носителями заряда.

2. Неосновными носителями заряда.

3. Основными и неосновными носителями заряда.

4. Нет правильного ответа.

137. С какой целью транзисторы VT4 и VT3 включены по конфигурации схемы Дарлингтона в принципиальной схеме базового вентиля ТТЛШ ИМС серии К555?

1. Улучшает переходные характеристики вентиля.

2. Транзисторы шунтируются диодом с барьером Шотки.

3. Для переключения рабочего тока.

4) Нет правильного ответа.

138. Что отличает ТТЛ - вентили от ТТЛШ - вентилей?

1. Высокое быстродействие и низкое энергопотребление.

2. Высокое быстродействие и повышенное энергопотребление.

3. Невысокое быстродействие и повышенное энергопотребление.

4. Невысокое быстродействие и низкое энергопотребление.

139. Какая логическая функция лежит в основе приведенной ниже принципиальной схемы базового вентиля с эмиттерно - связанной логики?

1)2И/2ИЛИ-НЕ

2. И / 2И - НЕ

3. 2ИЛИ / 2И - НЕ 4)2И/2И-НЕ

140. Какие элементы включает дифференциальный усилитель входного каскада в схеме базового вентиля с эмиттерно - связанной логики?

1. На транзисторах VT1,VT2 и резисторах Rl - R5.

2. На транзисторах VT1,VT3 и резисторах Rl - R3.

3. На транзисторах VT1-VT2 и резисторах Rl - R3.

4. На транзисторах VT1-VT3 и резисторах Rl - R5.

141. На каких элементах выполнен источник опорного напряжения в схеме базового вентиля с эмиттерно - связанной логики?

1. На транзисторе VT4, диодах VD1, VD2, резисторах R6 - R8.

2. На транзисторах VT1-VT3 и резисторах Rl - R5.

3. На транзисторах VT1-VT3 и резисторах R6 - R8.

4. На транзисторе VT4, диоде VD1, резисторах Rl - R5.

142. Для какой цели служит дифференциальный усилитель в схеме базового вентиля с эмиттерно - связанной логики?

1. Для создания напряжения смещения базы транзистора VT3.

2. Для обеспечения высокого входного сопротивления логического вентиля, а также для переключения рабочего тока из одного плеча (транзисторы VT1, VT2) в другое (транзистор VT5) в зависимости от уровней подаваемых входных напряжений.

3) Для согласования высоких значений сопротивления дифференциального усилителя с низкими значениями сопротивления нагрузки и линий передачи сигнала.

4) Для фиксации низкого уровня входного напряжения в отрицательной логике что позволяет оставлять незадействованные входы свободными.

143. Для какой цели служит источник опорного напряжения в схеме базового вентиля с эмиттерно - связанной логики?

1. Для создания напряжения смещения базы транзистора VT3.

2. Для обеспечения высокого входного сопротивления логического вентиля а также для переключения рабочего тока из одного плеча (транзисторы VT1, VT2) в другое (транзистор VT5) в зависимости от уровней подаваемых входных напряжений.

3) Для согласования высоких значений сопротивления дифференциального усилителя с низкими значениями сопротивления нагрузки и линий передачи сигнала.

4) Для фиксации низкого уровня входного напряжения в отрицательной логике что позволяет оставлять незадействованные входы свободными.

144. Для какой цели служат эмиттерные повторители в схеме базового вентиля с эмиттерно - связанной логики?

»

1. Для создания напряжения смещения базы транзистора VT3.

2. Для обеспечения высокого входного сопротивления логического вентиля а также для переключения рабочего тока из одного плеча (транзисторы VT1, VT2) в другое (транзистор VT5) в зависимости от уровней подаваемых входных напряжений.

3) Для согласования высоких значений сопротивления дифференциального усилителя с низкими значениями сопротивления нагрузки и линий передачи сигнала.

4) Для фиксации низкого уровня входного напряжения в отрицательной логике что позволяет оставлять незадействованные входы свободными.

145. Для какой цели служат резисторы Rl, R2 в схеме базового вентиля с эмиттерно -связанной логики?

1. Для создания напряжения смещения базы транзистора VT3.

2. Для обеспечения высокого входного сопротивления логического вентиля а также для переключения рабочего тока из одного плеча (транзисторы VT1, VT2) в другое (транзистор VT5) в зависимости от уровней подаваемых входных напряжений.

3) Для согласования высоких значений сопротивления дифференциального усилителя с низкими значениями сопротивления нагрузки и линий передачи сигнала.

4) Для фиксации низкого уровня входного напряжения в отрицательной логике что позволяет оставлять незадействованные входы свободными.

146. С какой целью в базовом вентиле с эмиттерно - связанной логикой предусмотены два вывода земли? ^J

1. Подобная мера ослабляет влияние изменения тока нагрузки импульсного характера эмиттерных повторителей VT5, VT6 на работу дифференциального усилителя

2. Подобная мера ослабляет влияние изменения тока нагрузки импульсного характера эмиттерных повторителей VT3, VT4 на работу дифференциального усилителя

3. В данном вентиле один вывод земли, и он предназначен для обеспечения питания дифференциального усилителя токового переключателя ИОН.

4. В данном вентиле один вывод земли, и он предназначен для обеспечения питания эмиттерных повторителей.

147. Какая схема приведена на рисунке?

1. Схема принципиальная базового вентиля на МДП-транзисторах с резистивной нагрузкой. ^г

2. Схема принципиальная базового вентиля на МДП-транзисторах с нелинейной нагрузкой.

3. Схема принципиальная КМДП-вентиля.

4. Нет правильного ответа.

148. Какая схема приведена на рисунке?

1. Схема принципиальная базового вентиля на МДП-транзисторах с резистивной нагрузкой.

2. Схема принципиальная базового вентиля на МДП-транзисторах с нелинейной нагрузкой.

3. Схема принципиальная КМДП-вентиля.

4. Нет правильного ответа.

149. Какая схема приведена на рисунке?

#

1. Схема принципиальная базового вентиля на МДП-транзисторах с резистивной нагрузкой.

2. Схема принципиальная базового вентиля на МДП-транзисторах с нелинейной нагрузкой.

3. Схема принципиальная КМДП-вентиля.

4. Нет правильного ответа.

150. С точки зрения технологической реализации более простыми являются?

1. Схема принципиальная базового вентиля на МДП-транзисторах с резистивной нагрузкой.

2. Схема принципиальная базового вентиля на МДП-транзисторах с нелинейной нагрузкой.

3. Схема принципиальная КМДП-вентиля.

4. Нет правильного ответа.

151. Чем характеризуются вентили с динамической нагрузкой?

1. пониженным значением коэффициента передачи по напряжению, и, следовательно, возможно выполнение нагрузочного транзистора с меньшей шириной затвора, что способствует уменьшению площади, занимаемой вентилем на кристалле ИМС.

2. повышенным значением коэффициента передачи по напряжению, и, следовательно, возможно выполнение нагрузочного транзистора с меньшей шириной затвора, что способствует уменьшению площади, занимаемой вентилем на кристалле ИМС.

3. повышенным значением коэффициента передачи по напряжению, и, следовательно, невозможно выполнение нагрузочного транзистора с меньшей шириной затвора, что способствует уменьшению площади, занимаемой вентилем на кристалле ИМС.

4. пониженным значением коэффициента передачи по напряжению, и, следовательно, невозможно выполнение нагрузочного транзистора с меньшей шириной затвора, что способствует уменьшению площади, занимаемой вентилем на кристалле ИМС.

152. Что такое триггер?

1. Элемент с одним устойчивым состоянием, имеющий соответствующие входы для сигналов управления.

2. Элемент с двумя устойчивыми состояниями, имеющий соответствующие входы для сигналов управления.

3. Элемент с тремя устойчивыми состояниями, имеющий соответствующие входы для сигналов управления.

4)Элемент с множеством устойчивых состояний, имеющий соответствующие входы для сигналов управления.

153. Соединение каких двух потенциальных элементов составляют простейшие запоминающие ячейки, которые являются основой триггеров?

1) И-НЕ

2. ИЛИ-НЕ

3. И-НЕ, ИЛИ-НЕ

4. Нет правильного ответа

154. Какая из представленных схем является RS-триггером на элементах И-НЕ

155.К акая из представленных схем является RS-триггером на элементах ИЛИ-НЕ

156.Какая из представленных схем является D-триггером

157. Сколько устойчивых состояний может иметь триггер?

2)3 3)2 4)4

158. Какой сигнал может появляться на входе системы в базисе И-НЕ?

1)1 2)0 3) может появляться и 1, и 0

159. Какой сигнал может появляться на входе системы в базисе И Л И-НЕ?

1)1

2)0

3) может появляться и 1, и 0

160. Что такое синхронный триггер?

1) Триггер, тактируемый импульсом

2) Триггер, тактируемый фронтом

3) Триггер с динамическим управлением

#

161. Какое количество элементарных триггерных схем необходимо использовать для хранения одного бита информации в триггерах, построенных по двухступенчатой схеме

1)2 2)3 3)1 4)4

162. Какие разновидности универсальных триггеров существуют?

1) JK-триггер

2) DV-триггер

3) RS -триггер

4) D-триггер

163. Какому триггеру соответствует характеристическое уравнение

Q{t+\) = J{t)Q{t)vK{t)Q{i),

1)RS 2)D 3)Ж 4)DV

164. Управляемый генератор выполняется на одном элементе .... с использованием специального элемента задержки или линии задержки

1)И-НЕ

2) 2И-НЕ

3) 2ИЛИ-НЕ

4) ИЛИ-НЕ

165. Для чего необходимасхема приведённая на рис.1

1. Для формирования из коротких сигналов относительно длительных сигналов

2. Для исключения влияния вибрации контакта (многократного перехода из состояния в состояние в момент замыкания)

3. Для формирования импульсов заданной длительности

166. Какие основные типы триггеров существуют?

1. Ж-триггер

2. Т-триггер

3. D-триггер

4. DV-триггер

5. RS-триггер

167.Средние интегральные схемы (СИС)- это:

1) схемы, которые строятся по принципу «вертикальной интеграции» и содержат все структурные компоненты процессора, представленные хотя бы минимальным числом разрядов;

2. такие схемы, в которых на одном кристалле реализуются не только наборы отдельных логических элементов или элементов хранения, но и схемы, выполняющие функции регистров, счетчиков, арифметическо-логических устройств и т.д.;

3. логические схемы для преобразования комбинаций X = Х]Х2...х„ входного двоичного кода в соответствующие комбинации Y = у\У2.Ут выходного двоичного кода;

4) такие схемы, которые реализуются на основе логических вентилей, число которых определяется функцией, выполняемой микросхемой.

168 .Регистр-это:

1) схема, имеющая п входов (х_п- xj) и 2^П выходов (F₀ ~F ,) и используемая для

преобразования п - разрядного двоичного кода на входе в определенную комбинацию сигналов на выходе.

2) элемент, который в открытом состоянии передает сигнал с минимальными искажениями, а в закрытом состоянии отключает цепь передачи сигнала.

3. устройство, осуществляющее последовательное подключение аналоговых сигналов, снимаемых с различных каналов, к одной общей выходной шине.

4. узел вычислительной машины, служащий для хранения машинных слов или его частей.

169.Какие различают регистры?

1. регистры преобразования;

2. регистры гашения;

3. регистры хранения и сдвига;

4. регистры хранения и регистры хранения и сдвига.

170. Микрооперации, которые выполняются с помощью дополнительных цепей:

1) «гашение», «прием», «выдача», «преобразование»;

2. «передача», «гашение», «преобразование»;

3. «отправка», «передача», «прием», «выдача»;

4. «прием», «гашение», «выдача». 171.Регистр хранения построен на :

1. JK-триггерах;

2. D-триггерах;

3. синхронных RS-триггерах;

4. асинхронных RS-триггерах.

172. Принимаемый код х\... х_п подается на входы конъюнкторов. До его подачи регистр устанавливается в состояние «О». Затем подается сигнал по шинам Я и С. В разрядах, где Xj = 1, происходит установка триггеров в единичное состояние. В разрядах, где Xj =0, состояние триггеров не изменяется. Эта микрооперация называется :

1. «прием»;

2. «гашение»;

3. «выдача»;

4. «преобразование».

173. Микрооперация ... реализуется с помощью конъюнкторов, на входы которых поступают сигналы с прямого выхода Q-триггеров. Вторые входы этих конъюнкторов объединены общей шиной — шиной выдачи. Подавая сигнал по шине В, получаем на выходе конъюнкторов прямой код х\... х_п.

1) «преобразование»;

2) «выдача»;

3. «прием»;

4. «гашение».

174. При выдаче сигнала по шине, которая объединяет конъюнкторы, управляемые инверсными выходами Q i триггеров, на выходе конъюнкторов появляется обратный КОД

xi... х„. Эта микрооперация называется?

1. «гашение»;

2. «прием»;

3) «преобразование»;

4) «выдача».

175. На регистрах хранения и сдвига осуществляется:

1. сдвиг двоичных чисел, двоичных кодов (кодов команд, констант и т.д.);

2. сдвиг десятичных чисел, двоичных кодов (кодов команд, констант и т.д.);

3. сдвиг шестнадцатеричных чисел, десятичных кодов (кодов команд, констант и

т.д.);

4) сдвиг двоичных чисел, шестнадцатеричных кодов (кодов команд, констант и т.д.).

176. Сдвиги на регистрах хранения и сдвига могут осуществляться ...

1. на один разряд;

2. на два разряда одновременно;

3. на несколько разрядов последовательно;

4. на один или несколько разрядов одновременно.

177. Любой регистр сдвига характеризуется:

1) временем сдвига;

2. направлением сдвига;

3. количеством разрядов, на которые осуществился сдвиг;

4. временем и направлением сдвига.

178. Время сдвига равно...

1. моменту установления сдвинутого кода в регистре;

2. моменту времени до поступления импульса на шину С;

3) отрезку времени от момента поступления импульса на шину С до момента установления сдвинутого кода в регистре.

4) моменту времени поступления импульса на шину С.

179.Реверсивными называют ...

1. регистры сдвига, обеспечивающие сдвиг влево и вправо на к > 1 разрядов;

2. регистры сдвига, обеспечивающие сдвиг влево на к < 1 разрядов;

3. регистры сдвига, обеспечивающие сдвиг вправо на к > 1 разрядов;

4. регистры сдвига, обеспечивающие сдвиг влево или вправо на к > 1 разрядов.

180. Схемы регистров хранения и сдвига строятся ...

1. только на D-триггерах;

2. на RS- и D-триггерах;

3. только на JK- триггерах

4. на RS-, JK- и D-триггерах.

181. Основа регистра

1. упорядоченная последовательность элементов управления;

2. упорядоченная последовательность элементов хранения;

3. неупорядоченная последовательность элементов хранения;

4. случайная последовательность элементов управления.

182. При осуществлении сдвига каждый запоминающий элемент должен:

1) передать хранимую информацию на следующий или предыдущий элемент хранения, не меняя своего состояния;

2) передать хранимую информацию на следующие п элементов хранения;

3) передать хранимую информацию на следующий или предыдущий элемент хранения и изменить свое состояние;

4) преобразовать информацию и передать ее на следующий элемент хранения.

183.Верно ли утверждение: передача с триггера и изменение его состояния не могут происходить одновременно?

1) верно;

2) неверно.

184. Основная трудность реализации операции сдвига в регистрах хранения и сдвига заключается...

1) в преобразовании хранимой информации и ее передаче на следующий или предыдущий элемент хранения;

2. в передаче хранимой информации с одного элемента хранения на другой;

3. в изменении состояния элемента хранения после передачи хранимой информации;

4. в разделении во времени передачи хранимой информации и изменении состояния элемента хранения в каждом разряде регистра.

185. В потенциальной системе интегральных элементов трудность реализации операции сдвига исключается за счет...

1. использования асинхронных двухступенчатых триггеров (RS-, JK-триггеров) или асинхронных триггеров (JK-, D-триггеров).

2. использования синхронных двухступенчатых триггеров (RS-, JK-триггеров) или синхронных триггеров с динамическим управлением записью (JK-, D-триггеров);

3) использования JK-триггеров или асинхронных триггеров с динамическим управлением записью (D-триггеров);

4) использования асинхронных триггеров или синхронных триггеров с динамическим управлением записью.

186. Регистры хранения и сдвига широко используются ...

1) для преобразования п - разрядного двоичного кода на входе в определенную комбинацию сигналов на выходе;

2. для преобразования кода «1 из N» в двоичный код;

3. для преобразования n -разрядного двоичного кода в унитарный код на 2" выходах (каждому n-разрядному двоичному коду на входе соответствует сигнал только на одном из 2^П выходах);

4. для преобразования последовательного кода в параллельный и наоборот.

187.Сумматоры выполняют микрооперацию:

1. сложения слов

2. умножения слов

3. деления слов

4. возведение слова в n-ую степень.

188. По числу входов сумматоры разделяют на:

1) полусумматоры 2)одноразрядные сумматоры

3. многоразрядные сумматоры

4. нет правильного ответа

189. Многоразрядные сумматоры делятся на:

1. последовательные

2. параллельные

3. перекрестные

4. нет правильного ответа

190. По способу тактирования различают:

1. синхронные сумматоры

2. асинхронные сумматоры

3. полу синхронные сумматоры

4. полуасинхронные сумматоры.

191. Полусумматорами называют:

1. устройства с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса

2. устройства с одним входом и двумя выходами, на которых вырабатываются сигналы суммы и переноса

3. устройства с двумя входами и одним выходом, на котором вырабатывается сигнал суммы и переноса

4. устройства с одним входом и одним выходом, на котором вырабатывается сигнал суммы и переноса.

192. Что из перечисленного относится к последовательным многоразрядным сумматорам:

1. обработка данных ведется поочередно разряд за разрядом на одном и том же оборудовании

2. слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда имеется свое оборудование

3) обработка данных ведется сначала поочередно разряд за разрядом, а затем одновременно по всем разрядам

4) нет правильного ответа.

193. Что из перечисленного относится к параллельным многоразрядным сумматорам:

1. обработка данных ведется поочередно разряд за разрядом на одном и том же оборудовании

2. слагаемые обрабатываются одновременно по всем разрядам и для каждого разряда имеется свое оборудование

3) обработка данных ведется сначала поочередно разряд за разрядом, а затем одновременно по всем разрядам

4) нет правильного ответа.

194. Параллельные сумматоры делятся на сумматоры с:

1. последовательным переносом

2. параллельным переносом

3. с групповой структурой

4. нет правильных ответов.

195.Канонические уравнения одноразрядного сумматора имеют вид:

196. Схемы одноразрядных сумматоров характеризуются:

1. временем задержки распространения переноса t_{эд p}..

2. объемом оборудования, оцениваемым числом входов используемых логических схем для построения

3. нет правильного ответа.

197. Результатом сложения двух чисел 010011 и 110100 является (где S-сумма, Р-перенос):

1) S=000111, Р=1 2)S=010111,P=0 3)S=100111,P=1 4)S=100111,P=0

198. Время задержки распространения переноса t_{эд p}. равно:

1. времени задержки распространения Pi-1 две последовательно соединенные схемы И-НЕ

2. времени задержки распространения Si-1 две последовательно соединенные схемы И-НЕ

3. времени задержки распространения Рi-1 две параллельно соединенные схемы И-НЕ

4. времени задержки распространения Si-1 две параллельно соединенные схемы И-НЕ

199. Под быстродействием параллельного сумматора понимают:

1) t_s - максимальное время формирования кода суммы S_n...S₁ с момента одновременной подачи суммируемых кодов

2) t_s - минимальное время формирования кода суммы S_n...S₁ с момента одновременной подачи суммируемых кодов

3. t_s - среднее время формирования кода суммы S_n...S₁ с момента одновременной подачи суммируемых кодов

4. все ответы верны.

200. Увеличение быстродействия параллельных сумматоров достигается при (где t_{эд p}.. - время задержки переноса, t_s - максимальное время формирования кода суммы):

1) уменьшении объема оборудования и t_{эд p}. сумматора

2) уменьшении t_s

3) увеличении t_s

4) увеличении объема оборудования и t_{эд p}. сумматора

201. Свойство само двойственности функций заключается в следующем:

1) значения функций инвертируются при инвертировании всех входящих в них переменных

2) значения функций неинвертируются при инвертировании всех входящих в них переменных

3. значения функций инвертируются при неинвертировании всех входящих в них переменных

4. нет правильного ответа

202. Устройства, выполняющие суммирование двух n - разрядных кодов, называют:

1) сумматоры

2) триггеры

3) счетчики

4) дешифраторы

203. Логика работы одноразрядного сумматора определяется таблицей истинности, которая имеет вид:

1)

2\

3)

4)

204. Накапливающий сумматор - это:

1) сумматор, имеющий память, в которой аккумулируются результаты суммирования так, что поочередное слагаемое добавляется к результату, содержавшемуся в регистре- аккумуляторе

2) сумматор, имеющий память, в которой аккумулируются результаты суммирования так, что поочередное слагаемое умножается на результат, содержащийся в регистре- аккумуляторе

3) сумматор, имеющий память, в которой аккумулируются результаты суммирования так, что поочередное слагаемое добавляется ко входам, содержащимся в регистре- аккумуляторе

4) нет правильных ответов

205. Одноразрядные сумматоры имеют:

1) три входа и обеспечивают сложение разрядов слагаемых a_i и b_i с переносом из предыдущего разряда p_i-1

2) два входа и обеспечивают сложение разрядов слагаемых a_i и b_i с переносом из предыдущего разряда p_i-1

3) два входа и обеспечивают сложение разрядов слагаемых a_i и b_i без переноса из предыдущего разряда p_i-1

4) три входа и обеспечивают сложение разрядов слагаемых a_i и b_i без переноса из предыдущего разряда p_i-1

206.Дешифратор чаще всего применяется для:

1) преобразования n - разрядного двоичного кода в унитарный код на 2ⁿ выходах

2) преобразования 2n - разрядного двоичного кода в унитарный код на 2ⁿ выходах

3) преобразования n - разрядного двоичного кода в унитарный код на 2 выходах

4) преобразования n - разрядного двоичного кода в унитарный код на n выходах

207. Полный дешифратор реализует 2ⁿ функций:

208. В интегральном исполнении широкое применение получили дешифраторы :

1. линейные (матричные)

2. каскадные (прямоугольные)

3. каскадные (пирамидальные)

4. линейные (прямоугольные)

209. В матричных дешифраторах функция Fi(x_n.. .x₁) реализуются на отдельном конъюнктуре имеющем:

1. 2n входов и 1 выход

2. n входов и 1 выход

3. 1 вход и n выходов

4. n входов и n выходов

210. Входы мультиплексора х₁... х_n являются;

1. управляющими,

2. информационными

3. управляемыми

4. формализованными

211. Входы мультиплексора v₁... v_k являются;

1. управляющими,

2. информационными

3. управляемыми

4. формализованными

212.Мультиплексор реализует функцию:

213.Каким логическим уравнением описывается работа мультиплексора построенного по линейнойсхеме в интегральном исполнении.

214.Демультиплексор имеет:

1)1 информационный вход и n информационных выходов к управляющих входов

2. n информационных входов и n информационных выходов к управляющих входов

3. 1 информационный вход и 1 информационный выход к управляющих входов

4. n информационных входов и 1 информационный выход к управляющих входов

215.Демультиплексор реализует функцию:

216. Для чего эффективно использовать демультиплексор:

1) для преобразования параллельного кода в последовательный

2) для преобразования последовательного кода в параллельный

217. Для чего эффективно использовать мультиплексор:

1) для преобразования параллельного кода в последовательный

2) для преобразования последовательного кода в параллельный

218. Справедливы ли следующие эквивалентности для кода четности

1)да

2) нет ________

2 19. Справедливы ли следующие эквивалентности для кода четности

1)да 2) нет

220. Как называются схемы обеспечивающие получение кода x_n+1

1. схемы определения четности, нечетности

2. схема свертки по модулю 3

3. схема свертки по модулю 2 или схемы определения четности, нечетности

4. схема развертки по модулю 2

221. Простейший счетчик можно построить на:

1. Т-триггерах

2. D - триггерах

3. V - триггерах

4. М - триггерах

222.Счетчик - это

1) схема, обеспечивающая преобразование числоимпульсного кода в двоичный и двоично-десятичные коды;

2) схема, имеющая n входов и используемая для преобразования n - разрядного двоичного кода на входе в определенную комбинацию на выходе;

3) комбинационная многовходовая схема с одним выходом; 4)комбинационная схема, имеющая один информационный вход, n информационных

выходов и k управляющих входов.

223.Дешифратор - это

1)схема, обеспечивающая преобразование числоимпульсного кода в двоичный и двоично-десятичные коды;

2)схема, имеющая n входов и используемая для преобразования n - разрядного двоичного кода на входе в определенную комбинацию на выходе;

3)комбинационная многовходовая схема с одним выходом;

4)комбинационная схема, имеющая один информационный вход, n информационных выходов и к управляющих входов.

224. Мультиплексор - это

1) схема, обеспечивающая преобразование числоимпульсного кода в двоичный и двоично - десятичные коды;

2)схема, имеющая n входов и используемая для преобразования n - разрядного двоичного кода на входе в определенную комбинацию на выходе;

3)комбинационная многовходовая схема с одним выходом;

4)комбинационная схема, имеющая один информационный вход, n информационных выходов и k управляющих входов.

225. Демультиплексор - это

1. схема, обеспечивающая преобразование числоимпульсного кода в двоичный и двоично - десятичные коды;

2. схема, имеющая п входов и используемая для преобразования n - разрядного двоичного кода на входе в определенную комбинацию на выходе;

3. комбинационная многовходовая схема с одним выходом;

4. комбинационная схема, имеющая один информационный вход, n информационных выходов и k управляющих входов.

226.Сколько входов имеет дешифратор?

1) n

2) 2ⁿ

3) 2^n-1

4) 2ⁿ⁺¹

227.Сколько выходов имеет дешифратор? 1) n

2) 2ⁿ

3) 2^n-1

4) 2ⁿ⁺¹

228.Дешифратор используется для:

1. ввода данных с клавиатуры, при котором нажатие клавиши с десятичной цифрой должно приводить к передаче в устройство двоичного кода данной цифры (тетрады двоично-десятичного кода).

2. преобразования n -разрядного двоичного кода в унитарный код на 2ⁿ выходах (каждому n-разрядному двоичному коду на входе соответствует сигнал только на одном из 2ⁿ выходах).

3. последовательного преобразовывания и обработки аналоговой информации.

4. преобразования последовательного кода в параллельный.

229. В ЭВМ дешифратор чаще всего применяется:

5. для ввода данных с клавиатуры, при котором нажатие клавиши с десятичной цифрой должно приводить к передаче в устройство двоичного кода данной цифры (тетрады двоично-десятичного кода).

6. для преобразования n -разрядного двоичного кода в унитарный код на 2ⁿ выходах (каждому n-разрядному двоичному коду на входе соответствует сигнал только на одном из 2ⁿ выходах).

7. для последовательного преобразовывания и обработки аналоговой информации.

8. для преобразования последовательного кода в параллельный.

230.Для преобразования n -разрядного двоичного кода в унитарный код на 2ⁿ выходах (каждому n-разрядному двоичному коду на входе соответствует сигнал только на одном из 2ⁿ выходах) применяется: