- •1. Основные архитектуры эвм и их сравнительная оценка 9неймановская, Гарвардская, risc, cisc и пр.)
- •Принципы фон Неймана
- •Классическая гарвардская архитектура
- •Отличие от архитектуры фон Неймана
- •Гибридные модификации с архитектурой фон Неймана
- •Использование
- •Философия risc
- •Характерные особенности risc-процессоров
- •2. Базовая структура фон-Неймановской архитектуры эвм. Порядок выполнения команды Принцип программного управления и машина фон Неймана
- •Недостатки cisc архитектуры
- •3. Структура и форматы команд эвм
- •Форматы команд эвм
- •4. Основные способы адресации
- •Классификация способов адресации по наличию адресной информации в команде
- •Классификация способов адресации по кратности обращения в память
- •Классификация по способу формирования исполнительных адресов ячеек памяти
- •Относительная адресация
- •Стековая адресация
- •9. Иерархия памяти эвм
- •17. Контроллер прямого доступа к памяти
- •13. Ввод-вывод в программном режиме. Порт ввода-вывода.
- •16. Ввод-вывод в режиме прямого доступа к памяти
- •18. Процессоры гарвардской архитектуры: общие принципы и архитектура микроконтроллера 8051
- •Структурная организация микроконтроллера i8051.
- •2.1.1.Общие характеристики. Микроконтроллер семейства 8051 имеют следующие аппаратные особенности:
- •23. Предсказатель переходов
- •Статическое предсказание
- •Динамическое предсказание
- •24. Основные архитектуры многопроцессорных систем (окод, окмд, мкод, мкмд)
- •26. Системы массового параллелизма и многоядерные процессоры
- •25. Состояние задачи в многопрограммной (в том числе многопроцессорной) системе.
- •26. Система массового параллелизма и многоядерные процессоры: структура, организация взаимодействия.
- •21. Процессоры класса Pentium – общая архитектура, блок подготовки микрокоманд, потоки микрокоманд (на примере Pentium III)
- •12. Ввод-вывод в программном режиме: шинная архитектура, машинный цикл, командный цикл: варианты реализации механизма запрос-ответ.
- •11. Менеджер памяти. Порядок определения физического адреса.
- •8. Cisc-процессоры семейства 80х86. Блок сегментации. Формирование адреса в линейном, действительном и защищенном режимах.
- •7. Cisc-процессоры семейства 80х86. Регистровая структура операционного блока. Способы адресации(используемые в х86!!).
- •6. Cisc-процессоры семейства 80х86. Блок выборки и декорирования команд (бвдк), очередь команд. Взаимодействие бвдк, iu,fpu.
Классификация по способу формирования исполнительных адресов ячеек памяти
Способы формирования адресов ячеек памяти (Аи) можно разделить на абсолютные и относительные.
Абсолютные способы формирования предполагают, что двоичный код адреса ячейки памяти - Аи может быть извлечен целиком либо из адресного поля команды (в случае прямой адресации), или из какой-либо другой ячейки (в случае косвенной адресации), никаких преобразований кода адреса не производится.
Относительные способы формирования Аи предполагают, что двоичный код адреса ячейки памяти образуется из нескольких составляющих: Б - код базы, И - код индекса, С - код смещения, используемых в сочетаниях (Б и С), (И и С), (Б, И и С). При относительной адресации применяются два способа вычисления адреса Аи:
суммирование кодов составляющих адреса
(Аи = Б + С; Аи - И + С; Аи = Б + И + С);
совмещение (конкатенация) кодов составляющих адреса
(например Аи = Б/С).
Относительная адресация
Базирование способом суммирования. В команде адресный код Ак разделяется на две составляющие: Аб - адрес регистра в регистровой памяти , в котором хранится база Б (базовый адрес); С - код смещения относительно базового адреса (рис. 3.5).
С помощью метода относительной адресации удается получить так называемый перемещаемый программный модуль, который одинаково выполняется процессором независимо от адресов, в которых он расположен. Начальный адрес программного модуля (база) загружается, при входе в модуль, в базовый регистр. Все остальные адреса программного модуля формируются через смещение относительно начального адреса (базы) модуля. Таким образом, одна и та же программа может работать с данными, расположенными в любой области памяти, без перемещения данных и без изменения текста программы только за счет изменения содержания всего одного базового регистра. Однако время выполнения каждой операции при этом возрастает.
Базирование способом совмещения составляющих. Для увеличения емкости адресной ОП без увеличения длины адресного поля команды можно использовать для формирования исполнительного адреса совмещение (конкатенацию) кодов базы и смещения (рис. 3.6).
Рис. 3.5 Схема формирования относительного адреса способом суммирования кодов базы и смещения.
СМ – сумматор,
РАОП – регистр адреса ОП,
Б – база (базовый адрес),
С – смещение,
Аб – адрес регистра базы
Однако в данном случае начальные адреса массивов не могут быть реализованы произвольно, а должны иметь в младших разрядах n нулей, где n – длина поля смещения.
Индексная адресация. Для работы программ с массивами, требующими однотипных операций над элементами массива, удобно использовать индексную адресацию. Схема индексной адресации аналогична базированию путем суммирования (см. рис. 3.5).
В этом случае адрес i-гo операнда в массиве определяется как сумма начального адреса массива (задаваемого полем смещения С) и индекса И, записанного в одном из регистров РП, называемом теперь индексным регистром. Адрес индексного регистра задается в команде полем адреса индекса — Аин (аналогично Аб ).
В каждом i-м цикле содержимое индексного регистра изменяется на величину постоянную (часто равную 1). Использование индексной адресации значительно упрощает программирование циклических алгоритмов.
Для эффективной работы при относительной адресации применяется комбинированная индексация с базированием, при которой адрес операнда вычисляется как сумма трех величин (рис. 3.7):
Аи = Б + И + С.
Рис. 3.6.Схема формирования относительного адреса способом совмещения кодов базы и смещения.
Рис. 3.7 Схема формирования дополнительного адреса при индексной адресации и базировании: АИН - адрес индексного регистра.
