1.2. Принципи побудови матричних, пірамідальних і прямокутних дешифраторів

Пірамідальний дешифратор будується на основі послідовної (каскадну) реалізації вихідних функцій. Спочатку реалізуються функції двох змінних А1 і А0:

.

ЛЕ І, формують ці кон'юнкції, утворюють DC 2-4.

На другому етапі реалізують всі кон'юнкції трьох змінних шляхом логічного множення кожної раніше отриманої кон'юнкції двох змінних на змінну і :

, , , , , , , .

ЛЕ І, формують кон'юнкції, отримані на першому і другому етапах утворюють DC3-8.

На наступному етапі кожен з отриманих кон’юнкцій трьох змінних множать на і і так далі.

Таким чином, на кожному наступному етапі отримують вдвічі більше кон’юнкцій, ніж на попередньому етапі. Як видно побудова дешифратора починається з двох входів, тому що одного адресного сигналу є виродженим і являє собою повторювач і інвертор цього адресного сигналу. В результаті в пірамідальному дешифраторі кожна функція F_j системи (1.1) формується послідовно. Це відповідає запису функцій (1.1) у вигляді:

(1.6)

…

Схема пірамідального дешифратора наведено на Рис. 1.5. Для побудови пірамідального дешифратора на n входів потрібно 23+23+...+2n=2(2n -2) двох входових елементів. Кількість послідовно включених елементів І дорівнює n-1. Час затримки розповсюдження

у такому дешифраторі одно:

,

де — середній час затримки розповсюдження сигналу у вхідних інверторах (на Рис. 5 інвертори не показані), — середній час затримки розповсюдження ЛЕ І.

Р ис. 1.5 Стробування в пірамідальному дешифраторі

Стробування в пірамідальному дешифраторі виконується або по входу одного з адресних сигналів (рис. 1.4), або в першому каскаді, що вимагає застосування в цьому каскаді з трьома виходами ЛЕ І. Ланцюг стробування на Рис. 1.5 показана пунктиром. В інтегральній схемотехніці пірамідальні дешифратори не застосовуються через їх низької швидкодії.

Однак принцип побудови пірамідального дешифратора знайшов свій розвиток при побудові великої розрядності дешифраторів на основі мало розрядних стробованих дешифраторів, до яких зокрема відносяться дешифратори СІС серій загального призначення.

В кожному каскаді пірамідальної структури відбувається нарощування розрядності вхідного слова дешифратора не на один, а на декілька розрядів, а для збільшення рангу кон’юнкцій дешифратора використовуються входи стробування. Для нарощування розрядності дешифратора формат n — розрядного вхідного адресного слова ділиться на групи розрядів. Число розрядів в групі відповідає кількості адресних входів p з малою кількістю розрядів дешифратора ( ). Кількість груп і, отже каскадів дешифратора одно:

,

де знак означає округлення до найближчого великого цілого числа. Якщо n кратне р, то в кожному з S каскадів дешифратора дешифрує по р розрядів вхідного слова. Якщо n некратне р, то перший каскад дешифрує не р, а r розрядів вхідного слова, причому , а всі інші каскади дешифрує по р розрядів. Вихідний каскад дешифратора n-2ⁿ повинен містити мало розрядних дешифраторів р-2^р-р молодших розрядів вхідного слова подаються на адресні входи всіх дешифраторів р=2^р вихідного каскаду. Решта групи старших розрядів слова служать для отримання сигналів дозволу дешифраторів Р-2^р вихідного каскаду. Тому попередній (перед вихідним) каскад дешифратора розшифровує наступну старшу групу розрядів і повинен мати 2^n-p виходів, а кількість дешифраторів Р-2Р в цьому каскаді одно , якщо , або одиниці, або . Таким же чином визначається число дешифраторів р-2^р і проводиться їх вибірка у всіх інших каскадах дешифратора n-2ⁿ. Якщо в першому каскаді повинен дешифруватись тільки один розряд, то такий каскад являє собою вироджений дешифратор у вигляді повторювача і інвертора сигналу старшого розряду вхідного слова, а наступний каскад містить два дешифратора р-2^р, який обирається прямим і інверсним значенням сигналу старшого розряду вхідного слова.

У багатоступінчастих дешифраторах n-2ⁿ реалізується паралельно-послідовний принцип дешифрування. Для цього вхідні змінні розбиваються на групи. У двоступінчастих дешифраторах по одному з підходів вхідні змінні розбиваються на дві рівні групи, якщо n — парна; якщо n-непарна, то в одну групу включається , а в іншу — змінних. Таким чином двоступінчастий дешифратор будується у відповідності з сукупністю ФАЛ ( .1), представлених у формі:

( 1.7)

……………………………………………

де при n — парнім і при n непарному.

З (1.7) випливає, що будь-яку конституанту одиниці і змінних можна уявити у вигляді кон'юнкції двох конституант одиниці i і n-i змінних відповідно. Тому кожна група змінних розшифровується незалежно від іншої своїм дешифратором першої ступені DC1 і DC2.

Рис. 1.6 Двохступінчатий дешифратор

У другий щаблі ЛЕ І формують вихідні сигнали, що представляють собою попарні кон'юнкції вихідних сигналів дешифраторів першого ступеня.

На Рис. 1.6 показаний двохступінчатий дешифратор 4-16, ЛЕ І другий щаблі якої утворюють квадратну (в загальному випадку прямокутну) матрицю. Тому такий дешифратор другого ступеня, що складається з ЛЕ І, називають матричним. Дешифратор реалізує функції:

,

При будь-якому наборі вхідних сигналів виявляються обраними один рядок і один стовпець матриці, у вузлах якої розташовуються ЛЕ І другий щаблі. В результаті кожен набір активізує вихід єдиного відповідного елемента І. Таким чином реалізуються всі попарні кон’юнкції вихідних сигналів DC1 і DC2. В якості входу EN двоступінчастого дешифратора 4-16 можна використовувати вхід дозволу одного з дешифраторів першого ступеня (Рис. 1.6). Якщо DC1 і DC2 мають інверсні виходи, то матричний дешифратор

можна побудувати на ЛЕ ІЛІ-НІ і виходи DC 4-16 будуть прямими.

Вхідні змінні можна розбити не на дві групи, а на більше число груп. Тоді

коефіцієнт об'єднання по входу К_об (тобто кількість входів) ЛЕ І вихідний ступені повинен бути дорівнює числу груп. Проте в цьому випадку істотно збільшується загальна кількість входів ЛЕ І і відповідно ліній зв'язку у вихідний ступені дешифратора.

У багатоступінчастих дешифраторах n-2ⁿ вхідні змінні спочатку розбивають на дві групи і також, як при побудові двоступінчастих дешифраторів. Потім кожна група знову розбивається на дві групи і так до тих пір, поки в кожній групі залишиться не більше трьох змінних. В результаті такого розділення змінних багатоступінчастий дешифратор можна представити у вигляді з'єднання ряду схем і матричних дешифраторів. На Рис. 1.7 наведено дешифратор 8-256.

Рис. 1.7 дешифратор 8-256

Перша ступінь дешифратора містить чотири дешифратора 2-4, друга ступінь — два матричних дешифратора (МД 16), що представляють 16 ЛЕ І кожен, третя ступінь — матричний дешифратор (МД 256), що містить матрицю з 256 ЛЕ І.

Час затримки в багатоступінчастих дешифраторах одно:

,

де — час затримки поширення сигналу в i-му ступені дешифратора.

s- число ступенів.

Затримка поширення сигналу в i-му ступені дешифратора визначається не тільки затримкою логічного елемента, але і буферних елементів, що включаються в схему для забезпечення необхідної навантажувальної здатності.

Швидкодія дешифраторів характеризується затримкою поширення сигналу двох трактах: вхід дозволу — вихід і адресний вхід-вихід. Затримка сигналу мінімальна в лінійних дешифраторах. При каскадному включенні лінійних дешифраторів затримки всіх каскадів підсумовуються. Пірамідальні дешифратори n-2ⁿ, містять (n-1) каскадів, характеризуються найнижчим швидкодією і в інтегральній схемотехніці не застосовуються. Велика частка апаратурних витрат у багаторозрядних дешифраторах зосереджена в логічних елементах останнього каскаду (ступені). Число елементів в передостанньому каскаді в кілька разів менше, ніж в останньому, а в попередніх — ще менше. Число логічних елементів останнього каскаду дешифратора будь-якого типу завжди дорівнює числу його виходів, тому апаратурні витрати дешифраторів різних типів визначаються апаратними витратами логічних елементів останнього каскаду.

Лінійний дешифратор має єдиний каскад, і містить 2ⁿ n- входових логічних елементів. Загальне число входів логічних елементів одно .

Багатоступінчасті, і зокрема, двоступінчасті дешифратори з матричним дешифратором у другий щаблі є найбільш економічними. Принцип ділення числа входів змінних на дві рівні групи, і аналогічний поділ утворилися груп, дозволяє використовувати в вихідному каскаді тільки двох входові логічні елементи з загальним числом входів , а не як в лінійному дешифраторі. Для різних схемотехнічних реалізацій характерно збільшення числа транзисторів логічного елемента із збільшенням числа входів. Лише для схемотехніки ТТЛ, ТТЛШ збільшення числа входів логічного елемента призводить до незначного ускладнення елемента (збільшується число емітерів багатоелементного транзистора) та збільшення займаної ним площі на кристалі. Однак для всіх типів схемотехніки із збільшенням числа входів логічних елементів вихідний ступені приводить до збільшення площі на кристалі ІС, займаній лініями зв'язку і зменшення ступеня інтеграції. Тому в БІС запам'ятовуючих пристроїв знаходять застосування лінійні дешифратори з числом входів 4-8, а також двоступінчасті і рідше триступінчаті дешифратори з лінійними дешифраторами у першій щаблі. При цьому ЛЕ І вихідний ступені, тобто матричного дешифратора, реалізуються безпосередньо в схемі управління запам'ятовуючого елемента. Застосування в багатоступінчастих дешифраторах в якості першої сходинки лінійних дешифраторів з числом входів більше двох, дозволяє зменшити число ступенів, незначно збільшивши апаратурні витрати. Наприклад, в дешифраторі 8-256 (Рис. 1.7) першу сходинку дешифрування можна реалізувати на двох дешифраторах 4-16, зменшити тим самим кількість ступенів з трьох до двох (Рис. 1.8).

Рис . 1.8 Схема каскадного дешифратора

Каскадні дешифратори за апаратурним витрат і швидкодії займають проміжне положення між лінійними і багатоступінчатими і економічні при числі виходів . При проектуванні дешифраторів з ІМС дешифраторів серій загального призначення дешифратори з великим числом виходів економніше будувати за каскадним принципом, збираючи їх на ІМС дешифраторів 2-4, 3-8, 4-16.