II. Блок-схема устройства и описание работы цикла.

Рассмотрим работу устройства по его блок-схеме.

Рис 2.1–Блок схема реализации устройства

По общей структуре схема представляет собой совокупность трех блоков: сравнения (выбор A_max), умножения по алгоритму Бута (возведения A_max в квадрат) и блока вычитания (реализация операции A_max² - 1).

В начале массив чисел в двоичном коде подается в блок сравнения, где с помощью компаратора CMP и регистра RG max выбирается максимальное число. Далее это число подается на два регистра сдвига RGA и RGB (регистры множителя и множимого).

Множимое (содержимое RGB) в прямом и дополнительном кодах подается на мультиплексор. Множитель сдвигается на два разряда и поступает на дешифратор, который анализирует тройки разрядов, декодирует их и даёт мультиплексору сигналы выбора того или иного варианта частичных произведений. Мультиплексор по поданному сигналу выбора передаёт на сумматор необходимый вариант частичной суммы. Окончательный результат получается суммированием частичных произведений с учётом их взаимного сдвига в разрядной сетке.

III. Временные диаграммы работы устройства .

Рассмотрим временные диаграммы работы устройства по блочно:

Для блока сравнения имеем:

Рис 3.1– Временные диаграммы управляющих импульсов.

Для блока сравнения будем иметь:

Рис 3.2– Временные диаграммы управляющих импульсов.

Непосредственные значения на выходах для каждого такта будут приведены ниже, когда будет рассматриваться конкретный пример. Это вызвано большой разрядностью чисел и соответственно количеством выходов, поэтому для лучшего понимания и наглядности в примере будем рассматривать сразу числовое значение для группы выходов конкретного элемента.

IV. Составление и минимизация комбинационных схем .

4.1 Составление комбинационной схемы компаратора.

Компаратор представляет собой комбинационное логическое устройство, предназначенное для сравнения двух чисел в цифровом коде. В данной схеме используется компаратор, реализующий функцию F_A>B. Для одноразрядных слов функция F_A>B определяется таблицей 4.1:

A	B	FA>B
0	0	0
0	1	0
1	0	1
1	1	0

Таблица 4.1– Таблица истинности для компаратора.

Из таблицы 4.1 видно, что

Функцию для F_A>B для сравнения двухразрядных слов можно получить исходя из следующих условий. Если в старшем разряде слова А – единица, а слова В – нуль, то независимо от младших разрядов A>B и F_A>B = 1. Если старшие разряды идентичны, то следует переходить к анализу младших, применив к ним то же условие, что и для старшего разряда. Функция F_A>B при сравнении двухразрядных слов отображается картой Карно:

a₁a₀

	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	0	0	0	0
10	0	0	1	0

b₁b₀

Выделение указанных в карте контуров приводит к формуле:

В базисе 3ИЛИ-НЕ эта функция будет иметь вид:

Для разработки данного восьмиразрядного компаратора в базисе 3ИЛИ-НЕ для достижения оптимальной характеристики быстродействие-простота сборки необходимо использовать компаратор групповой структуры, состоящий из четырех блоков сравнения для двухразрядных слов.

В нашем базисе двухразрядный компаратор имеет вид:

Рис 4.1– Схема и условное обозначение двухразрядного компаратора в базисе 3ИЛИ-НЕ

Восьмиразрядный компаратор можно построить в виде параллельно-параллельной структуры, выходной F_A>B сигнал которой определен выражением:

F_A>B=F₃F₂F₁F₀

Тогда схема восьмиразрядного компаратора будет иметь

Рис 4.2– Схема и условное обозначение 8-разрядного компаратора