120 Классификация полупроводниковых зу

I Адресные

1 ROM(read only memory): - ROM(м); - PROM(personal ROM); - EPROM; - Flash.

2 RAM(random aces memory): - статическая: асинхронные; тактирующие; стробирующие;

- динамическая: стандартные; квазистандартные; повышенного быстродействия(FPM, EDORAM, FEDORAM, MDORAM, CDRAM, SDRAM, PRDRAM, RORAM).

II Последовательные

• FIFO; - текстовые; - файловые; - циклические.

III Ассоциативные

- полностью ассоциативная; - с прям. разрядом; - наборно-ассоциативная.

I) Адресные ЗУ – код, указывающий ячейку, с которой ведется обмен; все ячейки доступны.

II) Последовательный – побитный ввод и вывод.

III) Ассоциативные – ячейка ищется по признаку.

121 Основные структуры зу

Адресные ЗУ представлены в классификации статическими и динамически­ми оперативными устройствами и памятью типа ROM. Для статических ОЗУ и памяти типа ROM наиболее характерны структуры 2D, 3D и 2DM.

Структура 2D

В структуре 2D запоминающие элементы ЗЭ организованы в пря­моугольную матрицу размерностью М = k*m, где М — информационная емкость памяти в битах; к — число хранимых слов; m — их разрядность.

Структура типа 2D применяется лишь в ЗУ малой информационной емко­сти, т. к. при росте емкости проявляется несколько ее недостатков, наибо­лее очевидным из которых является чрезмерное усложнение дешифратора адреса (число выходов дешифратора равно числу хранимых слов).

Структура 3D

Структура 3D позволяет резко упростить дешифраторы адреса с помощью 2-хкоординатной выборки запоминающих элементов.

Здесь код адреса разрядностью n делится на две половины, каждая из кото­рых декодируется отдельно. Выбирается запоминающий элемент, находя­щийся на пересечении активных линий выходов обоих дешифраторов.

В этом случае не­сколько матриц управляются от двух дешифраторов, относительно которых они включены параллельно. Каждая матрица выдает один бит адресованного слова, а число матриц равно разрядности хранимых слов.

Структуры типа 3D имеют также довольно ограниченное применение, по­скольку в структурах типа 2DM (2D модифицированная) сочетаются досто­инства обеих рассмотренных структур — упрощается дешифрация адреса и не требуются запоминающие элементы с двухкоординатной выборкой.

Структура 2DM

ЗУ типа ROM структуры 2DM для матрицы запоминающих эле­ментов с адресацией от дешифратора DCx имеет как бы характер структуры 2D: возбужденный выход дешифратора выбирает целую строку. Однако в от­личие от структуры 2D, длина строки не равна разрядности хранимых слов, а многократно ее превышает. При этом число строк матрицы уменьшается и, соответственно, уменьшается число выходов дешифратора.

Буфер FIFO

Буфер FIFO представляет собою ЗУ для хранения очередей данных (списков) с порядком выборки слов, таким же, что и порядок их поступления. Интервалы между словами могут быть совершенно различными, т. к. моменты записи слова в буфер и считывания из него задаются внешними сигналами управления независимо друг от друга.

Возможность иметь разный темп приема и выдачи слов необходима, напри­мер, если приемник способен принимать данные, поступающие регулярно с некоторой частотой, а источник информации выдает слова в более быстром темпе и, может быть, к тому же не регулярно. Такие данные поступают в их темпе в буфер FIFO, а из него считываются регулярно с необходимой для приемника данных частотой. Новое слово ставится в конец очереди, считы­вание осуществляется с начала очереди.

Кэш-память

Кэш-память запоминает копии информации, передаваемой между устройст­вами (прежде всего между процессором и основной памятью). Она имеет небольшую емкость в сравнении с основной памятью и более высокое бы­стродействие (реализуется на триггерных элементах памяти).

При чтении данных сначала выполняется обращение к кэш-памяти (рис. 4.8). Если в кэше имеется копия данных адресованной ячейки основ­ной памяти, то кэш вырабатывает сигнал Hit (попадание) и выдает данные на общую шину данных. В противном случае сигнал Hit не вырабатывается и выполняется чтение из основной памяти и одновременное помещение считанных данных в кэш.

Эффективность кэширования обуславливается тем, что большинство при­кладных программ имеют циклический характер и многократно используют одни и те же данные. Поэтому после первого использования данных из от­носительно медленной основной памяти повторные обращения требуют меньше времени. К тому же при использовании процессором кэш-памяти основная память освобождается, и могут выполняться регенерация данных в динамическом ЗУ или использование памяти другими устройствами.