2.0. Устройства оперативной памяти (озу).
ОЗУ предназначено для хранения отрабатываемой управляющей программы, хранения промежуточных результатов вычислений, а также хранения изменяемой части ПМО непосредственно при работе УЧПУ, например, программы работы устройств электроавтоматики. Поскольку сбои в процессе хранения информации в ОЗУ недопустимы, то для повышения надежности хранения приняты специальные меры, в частности, предусмотрен контроль и автоматическое исправление возникающих ошибок путем применения кода Хемминга. Структурная схема блока ОЗУ показана на рис.1.2.
При использовании кода Хемминга для каждого байта хранимой информации рассчитываются контрольные разряды по следующим формулам:
C1 = D7+D6+D4+D3+D1
C2 = D7+D5+D4+D2+D1
C3 = D6+D5+D4+D0
C4 = D3+D2+D1+D0
C5 = D7+D6+D5+D4+D3+D2+D1+D0+C4+C3+C2+C1
где: С1…С5 – расчетные контрольные разряды кода Хемминга, D0...D7 - двоичные значения разрядов контролируемого байта.
ВНИМАНИЕ! Знак “+” в вышеприведенных формулах означает сложение по модулю 2.
Рассчитанные таким образом контрольные разряды также как и основные разряды байта хранятся в элементах памяти ОЗУ – накопителях.
Контроллер Схема
Схема
ОЗУ коррекции
коррекции
по коду
по коду
Хемминга Хемминга
Накопитель Накопитель
младший байт старший байт
12 х 16К 12 х 16К
CAS 0
CAS 1
RAS
WE
A0....A6
Рис.1.2. Структурная схема ОЗУ.
При чтении информации из ОЗУ, вместе с разрядами байта из накопителя считываются и контрольные разряды кода Хемминга. Для выбранного из накопителя основного байта по вышеприведенным формулам снова рассчитываются контрольные разряды, после чего рассчитываются так называемые синдромы по следующим зависимостям:
S1 = C1 + C1c
S2 = C2 + C2c
S3 = C3 + C3c
S4 = C4 + C4c
S5 = C5 + C5c
где: S1...S5 – синдромы, С1...С5 - контрольные разряды кода Хемминга, считанные из накопителя, С2с...С5с - контрольные разряды вновь рассчитанные для выбранного из накопителя байта.
ВНИМАНИЕ! Знак ”+” также означает сложение по модулю 2.
Используя рассчитанные синдромы можно найти и исправить ошибку в считанном байте информации. Для этого надо воспользоваться проверочной таблицей 1.1.
Таблица 1.1..
Разряды с ошибкой Контрольные разряды.
Синдром |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
C5 |
C4 |
C3 |
C2 |
C1 |
S5 S4 S3 S2 S1 |
1 0 0 1 1 |
1 0 1 0 1 |
1 0 1 1 0 |
1 0 1 1 1 |
1 1 0 0 1 |
1 1 0 1 0 |
1 1 0 1 1 |
1 1 1 0 0 |
1 0 0 0 0 |
1 1 0 0 0 |
1 0 1 0 0 |
1 0 0 1 0 |
1 0 0 0 1 |
Найденный с помощью этой таблицы ошибочный разряд автоматически меняется на противоположное значение. Как следует из рис.2.8. ОЗУ включает в себя три основных узла:
- контроллер ОЗУ (К1801ВП1-030),
- 2 контроллера кода Хемминга (К1801ВП1-028),
- 2 накопителя на основе микросхем К565РУ6.
Контроллер ОЗУ предназначен для дешифрации адреса обращения из магистрали и формирования сигналов на накопители. Поскольку микросхемы К565РУ6 не имеют полной внутренней дешифрации ячеек, то контроллер последовательно формирует исполнительные адреса строк и столбцов (А0...А6) и сопровождает их синхронизирующими сигналами:
RAS0, RAS1 - для записи адресов строк в младшем и старшем накопителях соответственно. Адреса записываются во внутренние регистры микросхем ОЗУ.
CAS0, CAS1 - для записи адресов столбцов в тех же накопителях.
Непосредственно цикл обращения к накопителям инициируется сигналом WE (WE =0 -запись, WE = 1 -чтение) на основании магистральных сигналов MSW и MSR соответственно. Эти же сигналы поступают и на БИС контроллеров кода Хемминга, запуская в них либо цикл записи, т.е. расчета контрольных разрядов и записи их в накопители, либо цикл чтения с расчетом синдромов и коррекции обнаруженных ошибок. В ОЗУ УЧПУ МС2101 реализован упрощенный вариант контроля по четырем контрольным разрядам (С1...С4), что позволяет обнаруживать и исправлять одиночные ошибки в байте, а двойную ошибку только обнаруживать и сообщать об этом через регистр состояния контроллера ОЗУ. Условия обнаружения ошибок при этом:
S5 = 1 и S4 v S3 v S2 v S1 = 1 одиночная ошибка.
S5 = 0 и S4 v S3 v S2 v S1 = 1 двойная ошибка
S5 = 0 и S4 ^ S3 ^ S2 ^ S1 = 0 ошибок нет
Конечный результат проверки заносится в регистр состояния ОЗУ, формат которого приведен в таблице 1.2..
Таблица 1.2.
-
Разряды
Операция
7
6
5
4
3
2
1
0
Чтение
STO2
STO1
V01
S5
S4
S3
S2
S1
Запись
-
-
V01
С5
С4
C3
C2
C1
Сигналы STO1, STO2 сообщают об обнаружении одиночной или двойной ошибки. Разряд 5 (V01) представляет собой внешне управляемый разряд (может читаться и записываться), используется, в частности, как сигнал переключения страниц ПЗУ, так как имеет аппаратный выход в микросхеме контроллера кода Хемминга. Этот же разряд в контроллере старшего байта используется для программного управления контролем: контроль с использованием кодов Хемминга производится, если этот разряд установлен в 1, в противном случае контроль и коррекция не производится. Накопители представляют собой набор микросхем памяти типа К565РУ6, со структурой 16Кх1, поэтому каждый накопитель состоит из 12 микросхем, из которых 8 используются для хранения информации, а 4 - для записи контрольных разрядов кода Хемминга. Таким образом, информационная емкость каждого накопителя 16 Кбайт.
5 А0
7 А1
6 А2
12 А3
11 А4
10 А5 DO 14
13 А6
04 RAS
15 WE
03 CAS
02 DI
16
Рис. 1.3. Принципиальная схема микросхемы К565РУ6.
Принципиальная схема микросхемы памяти показана на рис.1.3 Микросхема относится к типу ОЗУ с неполной дешифрацией адреса, поэтому для окончательного формирования адреса ячейки необходимо формировать два сигнала: RAS – для выбора адреса строки и CAS – для выбора адреса колонки массива элементов памяти.