1.3.5. Запись данных в порт вывода
Упрощенная схема записи данных во внешнее устройство микропроцессором через порт вывода показана на рис. 3.8.
Временные диаграммы записи данных в порт вывода (рис. 3.9) схожи с временными диаграммами записи данных в память (рис. 3.5). Отличием является обозначение управляющего сигнала записи в порт (IOW).
1.4. АРХИТЕКТУРА ВОСЬМИРАЗРЯДНОГО МИКРОПРОЦЕССОРА
Рассмотрим микропроцессор КР580ВМ80 (Intel 8080). Данный МП представляет собой 8-разрядное центральное процессорное устройство параллельной обработки данных.
Естественно, что областью применения подобных микропроцессоров не являются компьютеры, в которых сейчас применяют гораздо более мощные и производительные МП. Простые МП используются в тех системах управления различной аппаратурой, где их возможностей хватает для решения поставленных задач.
Мы решили рассмотреть 8-разрядный МП как наиболее простой для изучения, на котором легко проследить основные принципы работы МП. Более того, основные принципы, заложенные в такие процессоры, применяются и в самых современных процессорах.
1.4.1. Структура микропроцессора кр580вм80
Структурная схема (рис. 4.1) содержит:
A (Accumulator) - 8-разрядный регистр-аккумулятор, в котором хранится один из операндов в двухоперандной команде, а также результат операции.
TR (Temporary Register) - регистр временного хранения одного из операндов (8-разрядный).
TA (Temporary Accumulator) - временный аккумулятор.
ALU (Arithmetic-Logic Unit) - арифметико-логическое устройство (АЛУ), выполняющее действие над двумя операндами, подаваемыми на его входы. АЛУ выполняет операции сложения, вычитания сдвига, сравнения слов, поразрядные логические операции (конъюнкцию, дизъюнкцию). В АЛУ имеется схема перевода двоичных чисел в двоично-десятичные (DA - Decimal Adjust).
RF (Register Flags) - регистр флагов или признаков, формирующихся в результате арифметических или логических операций, выполненных в АЛУ. Регистр флагов 8-разрядный, но формируется в нем пять признаков (рис. 4.2).
Признак переноса C (Carry) устанавливается в 1, если в результате выполнения команды появляется перенос из старшего разряда. Признак четности P (Parity) устанавливается в 1, если число единиц в разрядах результата четное. Признак вспомогательного переноса AC (Auxiliary Carry) устанавливается в 1 при возникновении переноса из третьего разряда (используется при выполнении операций в двоично-десятичном коде). Признак нуля Z (Zero) устанавливается в 1, если результат равен 0. Признак знака S (Sign) указывает знак числа и равен 1, если число отрицательное, или o, если число положительное. Признаки служат для управления ходом процесса обработки информации.
Блок регистров, связанный с внутренней шиной через мультиплексор (MUX), производит прием, хранение и выдачу различной информации, участвующей в процессе выполнения программы, и содержит регистры временного хранения, регистры общего назначения, указатель стека, программный счетчик, схему инкремента/декремента и регистр команд.
Регистры W и Z предназначены только для временного хранения данных при выборке команды из памяти и недоступны для программиста (8-разрядные).
8-разрядные регистры общего назначения B, C, D, E, H, L могут быть использованы по усмотрению программиста. Эти регистры могут применяться либо по отдельности, либо в виде пар B-C, D-E, H-L, играющих роль 16-разрядных регистров. Пары регистров именуются по первым регистрам пары: B, D, H соответственно.
16-разрядный указатель стека SP (Stack Pointer) содержит начальный адрес памяти, используемый для хранения и восстановления содержимого программно-доступных регистров процессора. Содержимое указателя стека уменьшается, когда данные загружаются в стек, и увеличивается, когда данные выбираются из стека (организация LIFO - Last In First Out).
16-разрядный программный счетчик PC (Program Counter) содержит текущий адрес команды. Его содержимое автоматически увеличивается после выборки каждого байта команды.
Схема INC/DEC (Increment/Decrement) позволяет без участия АЛУ увеличить или уменьшить на единицу содержимое одного из регистров общего назначения, PC или SP.
Регистр команд IR (Instruction Register) принимает из памяти первый байт команды, который после дешифрации порождает сигналы, необходимые для реализации машинных циклов, предписанных кодом операции.
Буферный регистр адреса (RG) и буферный регистр данных (BF) - регистры с тремя состояниями, предназначенные для формирования сигналов на линиях шин адреса и данных соответственно.
Дешифратор команд формирует сигналы для устройства управления в соответствии с дешифрированным кодом команды.
Устройство управления (УУ) в соответствии с дешифрированными кодами команд и внешними управляющими сигналами генерирует управляющие сигналы для всех блоком процессора.
Конструктивно БИС процессора КР580ВМ80 выполнена в корпусе с 40 выводами, из которых 16 приходится на шину адреса, 8 - на шину данных, 4 - на подключение питания, а все остальные - на линии шины управления. Основные линии шины управления показаны на рис. 4.1.
F1, F2 - вход двух неперекрывающихся последовательностей импульсов синхронизации (рис. 4.3);
R
ESET
- вход сигнала начальной установки
(сброса);
READY - вход сигнала готовности внешнего устройства или памяти к обмену;
WAIT - выход сигнала подтверждения ожидания; активный уровень сигнала свидетельствует о том, что процессор перешел в режим ожидания и выполняет такты ожидания;
HOLD - вход сигнала запроса прямого доступа к памяти (ПДП) или запроса захвата шин;
HLDA (HoLD Acnnowledge) - выход сигнала подтверждения ПДП;
INT (IN Terrupt) - вход сигнала запроса прерывания;
INTE (IN Terrup Enable) - выход сигнала разрешения прерывания;
DBIN (Data Bus IN) - выход сигнала чтения; высокий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме приема информации;
WR (WRite) - выход сигнала записи; низкий уровень этого сигнала свидетельствует о том, что двунаправленная шина данных находится в режиме выдачи информации;
SYNC (SYNChronization) - выход сигнала синхронизации; высокий уровень этого сигнала свидетельствует о том, что по шине данных передается байт состояния (SW - Status Word), который используется для формирования некоторых управляющих слов.
Адресное пространство с прямой адресацией данного процессора составляет 2 = 64 Кбайт памяти. Микропроцессоры с 8-разрядной шиной данных имеют 4 режима адресации операндов:
Прямая адресация. В этом режиме второй и третий байты команд содержат адрес операнда.
Регистровая адресация. В мнемокоде команды указывается регистр общего назначения, в котором находится операнд.
Непосредственная адресация. В этом режиме во втором и третьем байтах команды указывается 8- или 16-битовый операнд.
Косвенная регистровая адресация. В команде указывается регистр (или пара регистров), содержащий адрес ячейки памяти.