Микропроцессорный комплект бис 1815 для конвейерных систем цос.

Известные цифровые БИС, применяемые для построения систем ЦОС можно разделить на следующие классы:

1. Микропроцессорные БИС общего назначения с внешними схемами АЦП и ЦАП. Для повышения их быстродействия в состав систем вводятся сопроцессоры.

2. Однокристальные микроЭВМ со встроенными схемами АЦП и ЦАП. Пример: серия 1813. Особенность данных микроЭВМ заключается в том, что они не содержат специальных команд для выполнения функции ЦОС.

3. Специализированные БИС для систем ЦОС.

Первые 2 варианта отличаются аппаратной избыточностью, т.к. многие из операций заложенных в них не используются в системах ЦОС. Данные варианты не обеспечивают оптимальное быстродействие, поэтому их применение ограничено низкочастотными сигналами.

Специализированные БИС должны обладать микропрограммным управлением для повышения скорости обработки информации. Микропрограммное управление позволяет избавиться от дешифрации команд, требующих значительных затрат времени. Также с целью повышения быстродействия микросхемы комплекта БИС для ЦОС должны быть ориентированы на конвейерную обработку сигналов. В целью снижения себестоимости микросхем комплект должен содержать малое количество типов микросхем. Применимость данных микросхем за пределами области ЦОС проблематична, поэтому серийность их выпуска имеет большое значение.

При обработке информации возможно параллельное или последовательное представление информации. При параллельном представлении информации обработка происходит наиболее быстро, но обрабатывающее устройство имеет сложную структуру. Для параллельных устройств остро стоит вопрос об изменении разрядности операндов.

Устройства с последовательной обработкой наиболее просты, но не обладают достаточным быстродействием.

В микропроцессорном комплекте БИС 1815 был выбран последовательно-параллельный метод обработки. Данные обрабатываются по 2-м разрядам за такт. В состав серии входят 7 микросхем:

1815ВФ1 – универсальный процессорный элемент предназначенный для работы в основном с вещественными числами.

1815ИМ1 – 16-ти разрядный сумматор последовательных чисел.

1815ИР1 – БИС ортогональной памяти.

1815ПР1 – микросхема преобразования кодов.

1815ВФ2 – накапливающий сумматор.

1815ВФ3 – микропроцессор являющийся основой схем быстрого преобразования Фурье. Предназначен для работы с комплексными числами.

1815ИА1 – АЛУ.

Универсальный процессорный элемент 1815вф1.

Микросхема предназначена для выполнения базовой операции системы ЦОС. Она работает в 2-х режимах определяемых управляющим сигналом МО1.

В первом режиме она выполняет операцию С₁=А₁В₁+А₂В₂. Числа (входные операнды) А_1, А₂, В₁, В₂ являются 8-ми разрядными числами. Они подаются на вход схемы в параллельно последовательном коде по 2 разряда за такт младшими разрядами вперёд. Результат С₁ является 16-ти разрядным числом.

Во втором режиме схема выполняет операцию С=А*В. При этом исходные операнды 16-ти разрядные, результат 32 разрядный.

Первой выполняемой операцией является умножение. Проще всего она реализуется в прямом коде, поэтому входные операнды представлены в прямом коде. После этого выполняется операция сложения, которая проще реализуется в дополнительном коде. В этом случае знаковый разряд обрабатывается также как и остальные разряды, поэтому входные данные представлены в модифицированном дополнительном коде. Предполагается, что исходные операнды и результат являются правильной дробью, т.е. меньше 1.

В первом режиме возможно переполнение при выполнении операции сложения. Схема построена таким образом, что после сложения производится сдвиг результата на один разряд в сторону младших разрядов, чтобы избежать переполнения. Это делается всегда в первом режиме. Во втором режиме переполнение принципиально невозможно, поэтому сдвиг не производится.

Внутренняя часть микросхемы выполнена по И²Л технологии. У этой технологии большое быстродействие и меньшее тепловыделение. Имеется один источник питания: 3В. На входе и выходу микросхемы установлены буферные усилители (показаны треугольниками), которые преобразуют внутренние сигналы к ТТЛ уровням. Входные данные через буферные схемы попадают в 4 регистра РА1, РВ1, РА2, РВ2. Здесь происходит их накопление до 8-ми разрядов. Блоки U1 и U2 производят математическую обработку в соответствии с формулами: С₁=А₁В₁+А₂В₂, С=А*В.

UZ – блок занимающийся обработкой знаков. После обработки информация попадает на коммутаторы К1 и К2. В результате выполнения операции умножения количество разрядов в произведении становится вдвое больше по сравнению с исходными числами. Чтобы выводить результат с вдвое большим количеством разрядов при той же тактовой частоте в схеме используется 2 выхода. Нечётные слова поступают на первый выход, чётные слова на второй. Блок UZ переводит информацию в дополнительный код, если результат отрицательный, а также добавляет знаковые разряды.

При работе во втором режиме регистры РА1 и РА2 сцепляются между собой. Также сцепляются РВ1 и РВ2. Зачёт этого получаются исходные 16-ти разрядные операнды. Вход управления МО2 позволяет производить операции с фиксированным первым операндом. Включение этого режима обеспечивает умножение на постоянный коэффициент (РА1, РА2 – постоянные коэффициенты (данные на этом входе не изменяются), РВ1 и РВ2 – числа, которые меняются). Вся информация продвигается по схеме по тактовым сигналам SYN. Сигнал CSI является синхронизирующим для передачи знаковых разрядов. SR – сигнал начального сброса.

В первом режиме сигнал на выходе получается с задержкой на 10 тактов, а во втором с задержкой на 9 тактов.

Максимальная тактовая частота составляет 8,5 МГц.