1. Серверные

2. Персональные

3. Встраиваемые

4. Промышленные

• По разрядности

• По набору инструкций:

1. CISC (с полным набором инструкций)

2. RISC (с упрощенным набором инструкций)

3. MISC (с минимальным набором инструкций)

4. VLIW (для параллельных вычислений)

5. Гибридные

• По архитектуре:

1. Фон Неймана

2. Гарвардская

3. Модифицированная гарвардская

4. Гибридные

Архитектура

Фон Неймана:

Выдвигалась идея использования общей памяти для программ и для данных. Основана на принципах:

• Двоичного кодирования – вся информация представлена в виде двоичного сигнала и разделена на единицы, называемые символами.

• Однородности памяти – одна и та же память используется для программ и для данных, поэтому ЭВМ не различает, что хранится в одной и той же памяти.

• Адресуемость памяти – структура основной памяти состоит из номерованных ячеек, в каждой из которых доступен процесс в произвольный момент времени, поэтому возникает возможность давать имена областям памяти, чтобы к хранимым в них значениям можно было обращаться или изменять их в процессе выполнения программы, с использованием присвоенного имени.

• Последовательное программное управление – программа состоит из набора команд, выполняются процессором автоматически друг за другом в определенной последовательности.

• Жесткость архитектуры

Недостаток такой архитектуры в совместном использовании шины для памяти программ и памяти данных. Это приводит к ограниченной пропускной способности между процессором и памятью.

Гарвардская:

Различают 2 вида памяти: память программ и память данных. Кроме этого для работы с этими видами памяти организуются определенные шины. Применение 2х шин имеет недостатки: высокую стоимость и большое количество внешних выводов микропроцессора.

Модифицированная гарвардская:

Для уменьшения количества выводов микропроцессора объединили шину данных и шину адреса для внешней памяти данных и программ, оставив только различные сигналы управления. При этом процессор сохранил классическую гарвардскую архитектуру.

Гибридные:

Сочетают достоинства всех предыдущих. Современные процессоры обладают раздельной кэш-памятью 1ого уровня для программ и данных. Это позволяет за один рабочий такт получить одновременно и команду и данные для ее управления. Таким образом формой ядро процессора является гарвардским, а программно фон Неймановским, что упрощает написание программ. Обычно в таких процессорах 1 шина используется передачи команд и передачи данных.

7. Микропроцессор. Структура, система команд, работа.

УС – управляющий сигнал

С S – командный сигнал

DS – сигнал данных

SS – сигнал стека

IS – дополнительный сигнал

IP – счетчик команд

ИП – интерфейс памяти

СМ – системная магистраль

РК – регистры команд

УУ ИБ – устройство управления исполнительного блока

РФ – регистры флагов

ВМ – внутренняя магистраль

Ак – аккумуляторы

Рб – регистры базы

Сч – счетчик

Рд – регистр данных

SP – указатель стека

ВР – указатель базы

SI – индекс источника

DI – индекс приемника

РОН – регистр общего назначения

АР – адресные регистры

Структурно микропроцессор можно разделить на исполнительный блок и устройства сопряжения с системной магистралью (СМ). В исполнительном блоке находятся арифметические блоки РОН.

Арифметический блок включает АЛУ, вспомогательные регистры для хранения операндов и РФ.

Регистры микропроцессора – блок ячеек памяти, образующий СОЗУ внутри процессора. Флаги отражают текущее состояние. Основное назначение регистров – хранение числовых значений, реализованных при адресах операндов.

ИП (исполнительный блок) содержит 8 регистров, имеющих длину, равную машинному слову. 1гр – РОН 2гр – АР.

УС СМ (устройство сопряжения) содержит управляющие регистры, конвейер команд АЛУК, УУ ИБ, ИП соединенное ВМ и СМ ЭВМ.

УР (управляющие регистры) служат для определения физических адресов операндов и команд.

Конвейер команд необходим для хранения нескольких команд, что позволяет при выполнении нескольких программ совместить подготовку очередной команды и выполнение текущей.