Додаток в Реалізація операції додавання (фрагмент) виконання курсової роботи

Вихідні дані

• тип арифметичної операції — додавання двійкових чисел;

• вхідний код представлення операндів — додатковий;

• розрядність операндів — 8 біт;

• код виконання перації в суматорі — додатковий модифікований;

• структура операційного блоку — з закріпленими мікроопераціями;

• тип керуючого блоку — автомат Мура с пам’ятю на JK-тригерах;

• схема логічної ознаки переповнення розрядної сітки;

• схема логичного порозрядного додавання кодів вхідних операндів А і В.

Алгоритм додавання двійкових чисел

Додавання і віднімання двійкових чисел можна виконати у зворотніх або додаткових кодах та їх модифікаціях. В сучасних комп’ютерах часто операнди зберігаються в пам’яті в додаткових кодах. Використання додаткових кодів в операціях додавання і віднімання, а також для зберігання операндів в памяті володіє наступними перевагами:

• однозначність представлення знаку результату як позитивного, так і від’ємного;

• під час запису в пам'ять від’ємного результату не витрачається час для його перетворення в прямий код;

• менше дій для аналізу знаку результату, а саме переповнення розрядної сітки.

Алгоритм додавання двійкових чисел:

• в першому і другому машинних тактах з вхідної шини паралельним кодом записуються операнди А і В у відповідні регістри RGA і RGB. Зчитування операндів здійснює ЦПУ;

• на протязі одного машинного такту виконується мікрооперація додавання;

• при відсутності переповнення розрядної сітки результат записується в регістр RGC;

• при наявності переповнення результат не фіксується і в ЦПУ подається сигнал переповнення ПП.

Функціональна схема алп для виконання операції додавання

Функціональна схема восьмирозрядного АЛП для виконання операції додавання показана на рис. Б.1.

Схема АЛП містить:

• регистри RGA і RGB для приймання і наступного зберігання з вхідної шини Ш1 першого і другого операндів;

• паралельний комбінаційний суматор з додатковим старшим розрядом знаку П для створення модифікованого додаткового коду;

• регистр результату RGC, дані з якого пересилаються по вихідній шині Ш2 в оперативну пам'ять;

• схеми електронних ключів SWI и SW2;

• схеми виробітку ознак переповнення ПР;

• схема дизюнкторів OR для виконання операцій порозрядного логічного додавання кодів операндів А і В.

Ознаки результату обрахунку за допомогою булевих виразів:

01 или 10);

Після закінчення операції УА аналізує ознаки результату і встановлює значення відповідних тригерів ознак. Ознака переповнення перевіряється до закінчення операції і при її наявності виконання програми припиняється.

Рис.Б.1

Рисунок Б.1.

Ознака OR реалізується за допомогою восьми двоходових елемента АБО по відношенню:

,

де Fi – і-тий вихід вузла логічного додавання. Ця операція виконується автоматично незалежно від коду команди.

Мікропрограма додавання

Мікропрограма додавання двійкових чисел в додаткових кодах має наступний вигляд.

Початок, Якщо К[1], то М₁ інакше — очікувати

М₁ у₁: RGA := А <прийому першого операнду>

у₂: RGB := В <прийому другого операнду>

у₃: SM := А + В <додавання>

Якщо <φз, то М₂, інакше

y₄:RGC:=SM <присвоєння результату>

y₅: Ш2:= RGC <пересилка в пам’ять>

Перейти М₃

М₂ у₆: Tп :=ПП <тригеру переповнення Тп присвоюється признак ПП>

М₃ Конец.

Примітка. K [1] — одноразрядний код команди додавання.

Змістовний і закодований графи мікропрограми показані на рисунку Б.2.

Змістовний граф додавання

Рисунок Б.2. Графи мікропрограми додавання

Принципова схема модуля операційного блоку для реалізації операції додавання

Модуль операційного блоку для реалізації операції додавання (рисунок Б.3) будується на мікросхемах ТТЛШ серії КР1533 за виключенням суматора, взятого з серії КР561.

Для побудови принципової схеми МОБ використані наступні мікросхеми:

• два вхідних чотири розрядних регістри RGA і RGB типу ИР25;

• вісім двовхідних конюктора DD1…DD8. Використовують для підключення виходів

регістрів RGA и RGB до входів суматора SM;

• вихідний чотири розрядний регістр RGC типу ИР25. Використовують

для прийому результату додавання і його передачі на вихідну шину;

• один чотири розрядний комбінаційний суматор SM типу ИМ1.

Рисунок Б.3. Принципова схема модуля операційного блоку для реалізації операції додавання

На рисунку Б.4. наведено часову діаграму роботи схеми.

Рисунок Б.4 Часова діаграма роботи схеми