Комбинационные схемы
В комбинационных схемах логическая функция зависит только от комбинации значений входных переменных.
При описании многих цифровых устройств невозможно обойтись без упорядоченных двоичных наборов входных и выходных сигналов. Эти наборы удобно представлять в тех или иных системах счисления (СС).
Дешифратор
Дешифратор (ДШ) преобразует двоичный код на входах в активный сигнал на том выходе, номер которого равен десятичному эквиваленту двоичного кода на входах.
В полном дешифраторе количество выходов m = 2n, где n - число входов. Рассмотрим ДШ с n=2 и m=4, называемый также дешифратором "2 в 4" и дополним его входом разрешения выходов OE и заполним таблицу истинности.
Рис. 2.7. Таблица истинности дешифратора
Дешифраторы широко применяются в вычислительной технике, как часть больших интегральных схем, для выбора одного из нескольких внешних устройств (ВУ) при обмене данными между ним и микропроцессором. В этом случае на входы ai подаются сигналы, называемые адресом ВУ, а входы называются адресными.
Демультиплексор
Демультиплексор (ДМ) - устройство, передающее сигнал с информационного входа на один из выходов, причем номер этого выхода равен десятичному эквиваленту двоичного кода на адресных входах. В качестве ДМ может использоваться дешифратор, у которого вместо сигнала OE подается информационный сигнал x. Например, если на входы подать код a1a0=10(BIN)=2(DEC), то сигнал x появится на выходе y2, а на остальных выходах yi=0. На рис. 2.8. даны условное обозначение ДМ "1 в 4" и его механический аналог.
Рис. 2.8. Демультиплексор
Мультиплексор
Мультиплексор передает сигнал с одного из информационных входов Xi на единственный выход y, причем номер этого входа равен десятичному эквиваленту двоичного кода на адресных входах ai.
Если имеется вход разрешения выхода OE, то "0" на этом входе должен перевести выход в пассивное состояние (последняя строчка таблицы рис. 2.10). Рассмотрим мультиплексор "4 в 1", имеющий 4 информационных входа и log4 = 2 адресных входа.
Рис. 2.10. Таблица истинности мультиплексора
Величина x может принимать любые значения. Анализ 0 строки приводит к выводу,что y=x0, если a1=0 и a0=0 и OE=1, независимо от переменных x1 ... x3. Аналогично для других строк.
Мультиплексор может иметь инверсный выход, а также третье состояние этого выхода.
Мультиплексоры находят широкое применение в вычислительной технике, например многие выводы у микропроцессоров "мультиплексированы", т.е. к одному выходу подключается несколько внутренних источников различных сигналов.
Шифратор
На входы шифратора (Ш) допускается подача только одного активного сигнала. Ш осуществляет преобразование десятичного номера активного входа в двоичный эквивалент этого номера. Для шифратора "4 в 2" таблица истинности имеет вид (рис. 2.11.).
Рис. 2.11. Таблица истинности шифратора "4 в 2"
Шифраторы применяются для кодирования номера клавиши, кнопок на пультах, приборах, в контроллерах прерываний работы микропроцессора внешними устройствами.
Двоичные сумматоры
Двоичными сумматорами называют логические устройства, выполняющие операцию сложения двух чисел, представленных в двоичном коде.
В зависимости от способа обработки чисел различают последовательные и параллельные сумматоры. Параллельные сумматоры комбинационного типа представляют собой композиции одноразрядных суммирующих схем, причем обработка чисел в таких устройствах осуществляется одновременно во всех разрядах.
В цифровых устройствах применяются одноразрядные суммирующие схемы на два и три входа, причем первую называют полусумматором, вторую - полным одноразрядным сумматором.
Рассмотрим полусумматор, имеющий два входа а и b. Выходными сигналами такого устройства являются сумма S и перенос Р, которые вырабатываются согласно таблице функционирования данного устройства( рис. 2.12).
a |
b |
S |
P |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Рис. 2.12. Таблица истинности полусумматора
Из таблицы следует, что полусумматор описывается двумя переключательными функциями:
S = ~ (a)*b + a*~ (b), P = a*b, (1)
Либо
S = ~ (~ (a) ~ (b) + a*b), P = a*b, (2).
Его реализация на основании соотношений (1) либо (2) требует наличия, во-первых, логических элементов И, ИЛИ, НЕ, во-вторых, прямых a, b и инверсных а, b кодов слагаемых (см. рис. 2.13).
Рис. 2.13. Полусумматор
При синтезе комбинационных устройств (КУ) с несколькими выходами целесообразно логические функции преобразовать так, чтобы одно и то же логическое выражение в разных формулах использовалось несколько раз. Это позволит сократить общее количество логических элементов, необходимых для построения КУ.
В результате преобразования получим S = a*(not(P)) + b*(not(P)), P = a*b.
Сумматор в отличие от полусумматора должен воспринимать не два, а три входных сигнала: два слагаемых a, b и сигнал переноса с предыдущего разряда P.
Составим таблицу функционирования полного одноразрядного сумматора (табл. 2).
Таблица 2
a |
b |
p |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Из таблицы следует
S = ~(a)*~ (b)*p + ~ (a)*b*~ (p) + a*~ (b)*~ (p) + a*b*p, (4)
P = ~ (a)*b*p + a*~ (b)*p + a*b*~ (p) + a*b*p.