1.9 Кпдп вт57. Назначение. Структура

Микросхема КР580ВТ57 представляет собой программируемое 4-канальное устройство прямого доступа к памяти (ПДП) и пред­назначена для организации по требованию периферийного устройст­ва высокоскоростного обмена данными между памятью системы и периферийными устройствами, минуя центральный процессор. По каждому из четырех каналов обмен может происходить массивами данных до 16 Кбайт с возможностью задания начального адреса от 0 до 64 К Структурная схема микросхемы КР580ВТ57 представ­лена на рис. 1.16.

Рассмотрим назначение основных узлов и принцип их взаимо­действия Микросхема может обслуживать до четырех периферий­ных устройств, запрашивающих режим ПДП подачей на схему при­ема запросов асинхронных сигналов DRQ0 - DRQ3. При поступлении двух и более запросов будет обслуживаться устройство с наивыс­шим приоритетом. Приоритет устанавливается программно. Возмож­ны два режима установки приоритета: фиксированный, когда канал 0 имеет самый высокий приоритет, а канал 3 - самый низкий, и циклический сдвиг приоритета, когда после каждого цикла ПДП приоритет каждого канала изменяется. При поступлении запроса на ПДП устройство управления формирует сигнал HRQ «Запрос захвата», запрашивающий центральный процессор (ЦП) о возможности использования системной шины для организации ПДП. При поступлении от ЦП разрешения на пользование системной шиной HLDA схема приема запросов формирует сигнал DASK0 - DASK3, подтверждающий запрашивающему периферийному устройству воз­можность ПДП.

Для хранения начального адреса и числа циклов ПДП исполь­зуются два 16-разрядных регистра на каждый канал, которые об­разуют ЗУ емкостью 8X16 бит. Оба регистра - регистр адреса и ре­гистр числа циклов - должны быть загружены перед началом ра­боты. В регистр адреса записывается адрес первой ячейки памяти, к которой должно быть обращение. Значения, записываемые в млад­шие 14 разрядов регистра числа циклов, указывают число ПДП ми­нус 1 до появления сигнала ТС «Конец счета» на выходе микросхе­мы. В двух старших разрядах регистра числа циклов указывается режим обмена данными: проверка, запись, чтение.

Рисунок 1.16 - Структурная схема КР580ВТ57

Устройству управления формирует все управляющие сигналы, необходимые для осуществления различных режимов работы мик­росхемы КР580ВТ57. Схема выработки сигналов запись/чтение обеспечивает прием, формирование и выдачу сигналов, осуществля­ющих обмен информацией между ЦП и схемой ПДП, между па­мятью и периферийными устройствами.

Режим работы микросхемы устанавливает 8-разрядный регистр установки режимов. Запись в регистр осуществляется в режиме программирования после загрузки регистра адреса и регистра числа циклов, сброс, т. е. установка в исходное состояние, - подачей сигнала RESET. Записывая в регистр установки режима определен­ную информацию, можно установить следующие режимы работы (обслуживания) схемы ПДП: автозагрузка (повторение ранее выб­ранного массива адресов), конец счета, удлиненная/обычная запись, фиксированный/циклический приоритет.

Регистр состояния каналов указывает, какой канал достиг ус­ловия конца счета. Буфер адреса предназначен для приема и вы­дачи кода адреса. Двунаправленные адресные шины А0 - A3 в ре­жиме программирования являются входами, выбирающими один из регистров, информация с которого должна быть считана или, наоборот, записана. В режиме обслуживания они являются млад­шими разрядами 16-разрядного адреса памяти. Выходы А4 - А7, имеющие состояние «Выключено», предназначены для выдачи 4 - 7 разрядов 16-разрядного адреса памяти.

Буфер данных состоят из восьми двунаправленных схем, каж­дая из которых имеет на выходе состояние «Выключено» и пред­назначена для сопряжения устройства ПДП с шиной данных МП, При программировании загрузка регистра адреса, регистра числа циклов или регистра установки режимов осуществляется из ЦП че­рез шину данных за два командных цикла.

При чтении содержимого регистра адреса, регистра числа цик­лов или регистра состояния каналов данные передаются в ЦП так­же через шину данных. В течение циклов ПДП микросхема КР580ВТ57 управляет системной шиной и выдает через буфер данных старшие восемь разрядов адреса памяти одного из регистров адреса ЗУ. Эти разряды адреса передаются в начале каждого цикла ПДП, а затем шина данных освобождается для обмена данными между памятью и периферийными устройствами в течение остав­шейся части цикла ПДП. Назначение выводов КР580ВТ57 приведе­но в табл. 1.8.

Таблица 1.8

Номер вывода	Обозначение	Назначение
32 - 35, 37 - 40	А0 - А7	Шина адреса
21-23, 26 - 30	D7 - D0	Шина данных
1		Чтение ввода/вывода
2		Запись ввода/вывода
3		Чтение памяти
4		Запись в память
5	MARK	Маркер
6	READY	Готовность
7	HLDA	Подтверждение захвата
8	ADSTB	Строб адреса
9	AEN	Разрешение адреса
10	HRQ	Запрос захвата
11		Выбор микросхемы
12	CLK	Тактовый сигнал
13	RESET	Установка
25, 24, 14, 15		Подтверждение ПДП
16-19	DRQ3 - DRQ0	Запрос ПДП
20	GND	Общий
31	Ucc	+5 В
36	TC	Конец счета