- •1)Обобщенная структурная схема эвм.
- •2)Основные булевы функции от двух переменных.
- •3)Rs- триггер.
- •1)Классификая эвм
- •2)Минимизация булевых функций.
- •3)Jk –триггер
- •1)Принцип программного управления.
- •2)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •1)Представление чисел. Формы представления чисел.
- •Вещественные числа (числа с плавающей точкой)
- •2)Rs- триггер.
- •3)Суммирующие и вычитающие счетчики.
- •1)Способы задания булевой функции
- •2) Элементы эвм.
- •3)Мультиплексор. Демультиплексоры.
- •1)Представление чисел. Формы представления чисел.
- •2)Счетчики. Классификация.
- •3)Безадресные зу.
- •1)Выполнение операции алгебраического сложения в д кодах (система 2421).
- •2)Организация системы прерываний.
- •3) Последовательные и параллельные регистры.
- •1)Запоминающие устройства (зу). Классификация.
- •2)Запоминающие устройства (зу). Классификация. То же самое, что и первый вопрос(!)
- •3)Последовательные и параллельные регистры.
- •1)Озу. Статическая и динамическая память.
- •2, Организация мультипрограммной работы эвм.
- •3) Регистр на rs-триггерах с последовательным занесением справа и параллельной выдачей.
- •1, Процессоры эвм. Классификация.
- •2, Локальные сети.
- •Назначение и классификация процессоров
- •Назначение и классификация процессоров
- •Алгебраическое сложение в дополнительном коде
- •1)Уу схемно-логического типа.
- •2)Сумматоры.
- •3)Озу. Статическая и динамическая память.
- •1)Зу с произвольным доступом.
- •2)Дешифраторы.
- •3)Микропрограммное уу.
- •Память динамического типа ( dram)
- •Память статического типа (sram))
- •2) Мультиплексор. Демультиплексор.
- •Сегментная защита памяти
- •2) Обобщенная структурная схема алу
- •3)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •1) Обобщенная структурная схема устройства управления (уу).
- •2) Зу с последовательным доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе или-не с запрещающими связями.
- •1) Микропрограммное уу.
- •2) Зу с циклическим доступом.
- •3) Однотактный двуступенчатый d- триггер в базисе и-не с инвертором.
- •1)Организация мультипрограммной работы эвм.
- •2)Обобщенная структурная схема алу
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Обобщенная структурная схема алу
- •2.Сумматоры.
- •3) Двухступенчатый jk-триггер с запрещающими связями.
- •1)Архитектура вычислительных комплексов и систем
- •2)Однотактный двухступенчатый rs- триггер в базисе или-не с запрещающими связями
- •Параллельные регистры
- •Сдвигающие регистры
- •2. Зу с произвольным и с последовательным доступами
1)Принцип программного управления.
Программа, выполняемая компьютером, представляет собой последовательность команд. Для того чтобы обеспечить последовательное выполнение команд выполняется следующее:
К адресу первой команды прибавляется её длина (в байтах), таким образом определяется адрес второй команды. После выполнения второй команды к её адресу прибавляется её длина и определяется адрес третей команды и.т.д. Если процесс нарушается, выполняется процесс условного перехода.
Код
операции – код, находящийся в
оперативной части; определяет какая
именно операция выполняется. занимает
8 бит
Микрооперация – элементарное действие внутри Вычислительной Машины.
Адресная часть – часть, где хранятся адреса
команды бывают одно-, двух-, трехадресные и безадресные(испольщуются для уменьшения числа обращений к оперативной памяти)
Регистр команд – регистр, после помещения в который, тело команды начнет выполняться .
Команды дробятся на микрокоманды. Микрокоманды и микрооперации находяятся в постоянной памяти. Каждой микрокоманде может соответствовать одна или несколько микроопераций
Принцип программного управления заключается в том, что после сообщения машине адреса первой команды программы и занесения тела этой команды в регистр команд, программа управляет сама собой. Далее никакого внешнего управления не требуется. Этот принцип выполняется как на уровне команд, так и на уровне микрокоманд.
2)Выполнение операции алгебраического сложения в д кодах (система 2421).
Двоично-десятичный код (Д-код) десятичного числа, как уже отмечалось, это такое его представление, в котором каждая десятичная цифра изображается четырьмя двоичными разрядами (тетрадой из двоичных символов):
A = {a4,n a3,n a2,n a1,n}n {a4,n-1 a3,n-1 a2,n-1 a1,n-1}n-1 ... {a4,0 a3,0 a2,0 a1,0}0 ,
где ai,j _ двоичные разряды тетрады, i - номер разряда внутри тетрады, j - номер самой тетрады.
Одним из широко известных кодов является позиционный код, построенный с использованием тетрады двоичных цифр, веса которых слева направо равны соответственно : 2, 4, 2 и 1.
Представим коды цифр в таблице:
Цифра |
Код “2421” |
Цифра |
Код “2421” |
0 |
0000 |
5 |
0101 или 1011 |
1 |
0001 |
6 |
0110 или 1100 |
2 |
0010 или 1000 |
7 |
0111 или 1101 |
3 |
0011 или 1001 |
8 |
1110 |
4 |
0100 или 1010 |
9 |
1111 |
Выполнение операций “ ± ” в D-кодах.
Система счисления 2421. Достоинство – система является само дополняющейся (так же как и двоичная);
Недостатки – система не аддитивная (т.е. сумма кодов различных слагаемых не всегда равна коду суммы);
В двоично-десятичных системах счисления дополнительный код является дополнением до 10,
Таким образом, д.к. = “10” – п.к. Выполнять эту операцию сложно.
В самодополняющихся системах счисления для получения дополнительного кода необходимо проинвертировать число и в младший разряд прибавить знак (1 – для отрицательных чисел).
Пусть Ci = a1a2a3a4 и Cj = b1b2b3b4
где ai,bj =0,1
{a1a2a3a4} и {b1b2b3b4}- одна десятичная цифра (тетрада),
При сложении в коде 2421 могут возникнуть следующие случаи: Пусть ai, bi – значение тетрад, а zi-1 – перенос из предыдущей тетрады.
а) если ai < 5 и bi < 5, тогда
если (ai + bi + zi-1) < 5 – то результат не требует корректировки
если (ai + bi + zi-1) ³ 5 – то результат попадает во вторую часть таблицы. Если возникает запрещенная комбинация, то нужна коррекция + 6 =0110.
б) если ai < 5 и bi ³ 5, тогда
если 5 £ (ai + bi + zi-1) £ 10 – коррекция не требуется, т.к. bi = bi + 6
в) если ai ³ 5 и bi ³ 5, тогда
если 10 £ (ai + bi + zi-1) £ 15 – то результат требует коррекции -6=1010
если (ai + bi + zi-1) > 15 – коррекция не требуется.
Таким образом:
Коррекция при сложении в системе счисления в коде 2421 возникает в двух случаях:
- Если при отсутствии переноса в старшую тетраду (ti = 0), возникает запрещенная комбинация, то требуется коррекция + 6 = 0110;
- Если при наличии переноса в старшую тетраду (ti = 1), возникает запрещенная комбинация, то требуется коррекция – 6 = 1010.
При коррекции межтетрадный перенос учитывается.
3)D- триггер.
D-триггер (от английского DELAY) называют информационным триггером, также триггером задержки. D - триггер бывает только синхронным. Он может управляться (переключаться) как уровнем тактирующего импульса, так и его фронтом. Для триггера типа D, состояние в интервале времени между сигналом на входной линии и следующим состоянием триггера формируется проще, чем для любого другого типа.
По синхроимпульсу D-триггер принимает то состояние, которое имеет входная линия, согласно управляющей таблице состояний, приведенной на рис. 3.8, а. На рис. 3.8, б приведены временные диаграммы, поясняющие его работу. Как следует из управляющей таблицы, D-триггер имеет как минимум две входные линии: одна - для подачи синхроимпульсов; другая- информационных сигналов. Схемное обозначение D - триггера приведено на рис. 3.9.
Для получения характеристической формулы воспользуемся полной таблицей состояния (рис. 3.10).
Для минимизации логического выражения (характеристической формулы триггера) можно воспользоваться картой Карно (рис. 3.11, а). Из рис. 3.11, а следует, что характеристическое уравнение D-триггера содержит всего одну конъюнкцию, т.е. Q = СD.
Если учитывать, что при отсутствии синхроимпульсов состояние D-триггера не меняется, то можно упростить таблицу состояния, оставив в ней только переменные D и Q. Тогда карта Карно будет выглядеть как на рис. 3.11, б. Сокращенное уравнение D-триггера имеет всего один сигнал – сигнал D. Это выражение подразумевает наличие сигнала C, т.к. в его отсутствии переключение состояния D-триггера не происходит. Отметим, что D-триггеры могут переключаться как уровнем синхроимпульса, так и его фронтом. В технической литературе D-триггер, управляемый уровнем синхроимпульса, известен также как триггер-защелка
Билет № 4
