Максимальний режим вм86 з кпдп вт37
При роботі МПС часто виникають проблеми обміну великими блоками інформації, без її обробки, між пам’яттю системи і пристроями вводу/виводу. Використовувати для цих цілей центральний процесор не вигідно через те, що для кожної пересилки він повинен спочатку зчитати інформацію із пристрою у свій внутрішній регістр і тільки після цього має можливість записати інформацію в пристрій приймач. На це витрачається багато часу і сам процесор використовується неефективно.
Для вирішення задачі пересилок великих об’ємів інформації з мінімальними затратами програмних засобів і часу використовується КПДП К1810ВТ37. Під час таких передач КПДП бере на себе управління шиною даних, надаючи змогу ЦП виконувати основну програму, не потребуючу звернення до шин.
Рис. 1. Схема підключення КПДП
Опис мікросхем
3.1 Мікропроцесор к1810вм86
Мікросхема К1810ВМ86 представляє собою одно кристальний 16-ти бітовий МП, виконаний по високоякісній n-МОП-технології. Кристал мікросхеми з геометричними розмірами 5,5x5,5 мм має близько 29 000 транзисторів і потребує 1,7 Вт від джерела живлення +5В. Основні операції обробки даних (додавання, віднімання, логічні дії) регістр-регістр виконуються за 3 такта, що забезпечує швидкодію 1,66*106 оп./с при періоді тактових імпульсів 200 нс. З максимальною швидкістю виконуються регістрові пересилки, а також деякі однооперандні команди(наприклад, зсув на 1 біт, інкремент, декремент, управління флагами). Працює на частоті 5МГц.
Мікропроцесор К1810ВМ86(ВМ86) має 14 16-ти бітових внутрішніх регістрів і утворює 16-ти бітову шину даних для зв’язку з зовнішньою пам’яттю і портами вводу/виводу. Шина адреси має 20 ліній, що дає змогу безпосередньо адресуватись до пам’яті ємністю до 1 Мбайт = 1 048 576 байт. Для зменшення необхідного числа виводів ВІС молодші 16 адресних ліній мультиплексовані у часі з лініями даних і становлять єдину шину адреси/даних(ШАД). Чотири старші адресні лінії аналогічно мультиплексовані з лініями стану.
При виконання операцій вводу/виводу використовується 8 чи 16-ти бітові адреси, так щоб окрім доступу до основної пам’яті МП має змогу звертатися до портів(регістрів вводу/виводу).
Структурна схема МП має дві відносно незалежні частини: операційний пристрій, що реалізує задані командою операції, і пристрій шинного інтерфейсу, здійснюючий вибірку команд із пам’яті, а також звернення до пам’яті і зовнішнім пристроям для зчитування операндів і запису результатів.
Рис.2. Структурна схема МП ВМ86
Операційний пристрій МП складає групу загальних регістрів, виділяють регістри ax, bx, cb, dx, які використовуються насамперед для зберігання даних, і регістри sp, bp, si, di, які зберігають адресну інформацію.
Особливістю регістрів ax, bx, cx, dx, є те, що вони допускають роздільне використання їх молодших байтів ah, bh, ch, dh, тим самим забезпечуючи можливість обробки як слів, так і байтів. Регістри sp і bp зберігають зсув адреси в межах поточного стекового сегменту пам’яті, а індексні регістри si, di зберігають зсув адреси відповідно в поточному сегменті даних і в поточному додатковому сегменті.
Арифметично-логічний пристрій (АЛУ) складає 16-ти бітовий комбінаційний суматор, за допомогою якого виконуються арифметичні операції, набори комбінаційних схем для виконання логічних операцій, схем для операцій зсувів і десяткової корекції, а також регістри для тимчасового зберігання операндів і результатів. До АЛУ також входить регістр флагів (F).
Рис. 3.Формат регістру флагів F
Біт |
Призначення |
CF |
Флаг переносу при додаванні(відніманні) байтів чи слів. |
PF |
Флаг парності одиниць в молодшому байті результату операції |
AF |
Флаг допоміжного переносу(тільки для двійково-десяткової арифметики) |
ZF |
Флаг нуля, нульовий результат операції |
SF |
Флаг знаку, дублює значення старшого біта результату |
OF |
Флаг переповнення, втрата старшого біта результату складання в зв’язку з переповненням розрядної сітки при роботі зі знаковими числами. |
DF |
Флаг направлення, управляємий командами CLD, STD; визначає порядок обробки ланцюгів у відповідних командах: від менших адрес(DF=0) чи від більших (DF=1). |
IF |
Флаг дозволу переривання, управляється командами CLI, STI; при IF=1 мікропроцесор реагує на запит(INTR), при IF=0 – не реагує. |
TF |
Флаг простеження. При TF=1 МП переходить в по командний режим праці з цілью переходу на підпрограму, яка забезпечує індикацію внутрішніх регістрів МП. |
Управляючий пристрій (УУ) дешифрує команди, а також сприймає і виробляє необхідні управляючі сигнали. До нього входить блок мікропрограмного управління, в якому реалізовано програмування МП на мікрокомандному рівні.
Пристрій шинного інтерфейсу складає блок сегментних регістрів, покажчик команд, суматор адрес, чергу команд і буфери, забезпечуючи зв’язок з шиною. Шинний інтерфейс виконує операції обміну між МП і пам’яттю чи портами вводу-виводу по запитам операційного пристрою.
Черга команд представляє собою набір байтових регістрів і виконує роль регістра команд, в якому зберігаються коди, вибрані із програмної пам’яті. Довжина черги складає 6 байт, що відповідає максимально довгому формату команд.
Буфер шини адрес/даних (БАД) складає 16 двоспрамованих керованих підсилювачів з трьома вихідними станами і забезпечує номінальну навантажувальну здатність ліній AD15-AD0.
Буфер шини адрес/стану (БАС) складає чотири односпрямованих підсилювача з трьома вихідними станами і забезпечує номінальну навантажувальну здатність ліній A19/S6 – A16/S3.
Сегментні регістри зберігають базові (початкові) адреси сегментів пам’яті: кодового сегменту CS, в якому зберігається програма; стекового сегменту SS; сегменту даних DS; допоміжноо сегменту ES, в якому зазвичай зберігаються дані.
Суматор адрес здійснює розрахунок 20-ти бітових фізичних адрес.
Покажчик команд IP зберігає зсув наступної команди в поточному кодовому сегменті, тобто вказує на наступну по порядку команду. Він є аналогом стандартного програмного лічильника з тою різницею, що його вміст визначає адресу команди тільки в сукупності з вмістом регістра CS.
Рис. 4. Умовно графічне зображення К1810ВМ86
Таблиця 2.1
Найменування входу/виходу |
Призначення |
AD15-AD0 |
Лінії шини адреси/даних |
A16/S3 |
Лінії адреси/стану. В перебігу такту Т1 тримає старші біти адреси при зверненні до пам’яті чи ВУ, в перебігу Т2, Т3, ТW, T4 – інформація про стан МП |
A17/S4 |
|
A18/S5 |
|
A19/S6 |
|
/S7 |
Дозвіл старшого байту шини/стану |
|
Читання, строб, показує що МП виконує цикл читання |
RDY |
Готовність |
INTR |
Запрос переривання |
NMI |
Немаскуюче переривання |
|
Вхідний сигнал, перевіряємий командою WAIT, котра переводить МП в стан очікування при = 1 |
CLK |
Тактовий імпульс, для синхронізації роботи МП |
RESET |
Скидання, заставляє МП завершити виконання дії і потім поставити виконання програми спочатку |
MN/ |
Вибір режиму роботи МП між мінімальним та максимальним |
ST2-ST0 |
Лінії стану, характеризують тип виконуючого циклу |
/ |
Запит/Надання, використовується для обміну між процесорами в багатопроцесорній системі, для управління процедурою використання шин |
/ |
|
/ |
|
/ |
|
|
Блокування шини |
QS1, QS0 |
Стан черги, вказує стан внутрішньої 6-ти байтової черги команд МП |