13. Цифровые интегральные схемы. Конструктивно-технологическая реализация, сравнение параметров. Семейство ттл-схем. Логические элементы на кмоп-транзисторах.

Интегральная микросхема (ИМС) – это микроэлектронное изделие, изготовленное методами интегральной технологии (чаще полупроводниковой), заключенное в самостоятельный корпус и выполняющее определенную функцию преобразования дискретных (цифровых) сигналов. В зависимости от технологии изготовления интегральные микросхемы подразделяются на серии (семейства), различающиеся физическими параметрами базовых элементов и их функциональным назначением. ИМС обязательно имеет следующие выводы («ножки»), рисунок 1.1:

Рис. 1.1 – Внешний вид ИМС

• выводы питания: общий («земля») и напряжение питания. Данные выводы на схемах обычно не показываются;

• выводы для входных сигналов («входы»), на которые поступают внешние цифровые сигналы;

• вывод или выводы для выходных сигналов («выходы»), на которые выдаются цифровые сигналы из самой микросхемы.

Каждый вывод имеет свой номер, например «Uп» – 14, «Общий» – 7 и т.д.Каждая микросхема преобразует тем или иным способом последовательность входных сигналов в последовательность выходных сигналов или сигнал. Логические элементы, выполненные на основе одной конструктивно-технологической реализации, образуют семейство схем. В настоящее время широкое распространение получили семейства микросхем ТТЛ, ТТЛШ и КМОП-логики. ТТЛ сокращенно означает транзисторно-транзисторная логика. Элементы этих схем построены на основе биполярных транзисторов.В схемах семейства КМОП применяются комплементарные МОП-транзисторы с каналами n- и p-типа. По констр-й реал-и дел-я на: ДТЛ(диодно-транз-я логика); ТТЛ(транз-транз. логика)- основной вид реализ. микросхем; ТТЛШ- одни из самых быстрод-х.

Семейство ТТЛ-схем

Логические элементы схем этого семейства строятся на основе многоэмиттерных биполярных транзисторов, рисунок 1.5.

а) принципиальная схема	б) УГО
Рис. 1.5 – Простой ТТЛ-элемент 3И-НЕ

Если на входах А, В и С действует высокое напряжение, то транзистор Т₁ работает в инверсном режиме (переход база-коллектор смещен в прямом направлении). Транзистор Т₂ открыт, и на выходе Z будет низкое напряжение примерно 0,2В.Если на одном их входов транзистора Т₁ действует низкое напряжение, то транзистор Т₁ работает нормально в режиме насыщения. Напряжение на его коллекторе падает примерно на 0,2В. Транзистор Т₂ закрывается. На выходе Z будет высокое напряжение. Если один из входов многоэмиттерного транзистора Т₁ «висит в воздухе», то он приравнивается к входу с высоким уровнем напряжения, так как такой вход не способен понизить напряжение в точке X схемы на рисунке 1.5 до 0,2В.ТТЛ-элементы выпускаются в виде интегральных микросхем. Например, микросхема SN7400 (отечественный аналог ЛА3 серии К155) содержит четыре элемента 2И-НЕ, рисунок 1.6.

Рис. 1.6 – Схема подключения интегральной микросхемы SN7400

В семействе ТТЛ-схем имеются все типы элементов, реализующих основные логические функции:

НЕ (элементы ЛН); mИ (элементы ЛИ);mИ-НЕ (элементы ЛА); mИЛИ (элементы ЛЛ); mИЛИ-НЕ (элементы ЛЕ);mИ/mИЛИ-НЕ (элементы ЛР).

Логические элементы на КМОП-транзисторах.

Сокращение КМОП означает «комплементарные МОП-транзисторы». Также иногда используется сокращение COSMOS, которое обозначает «комплементарная симметричная МОП-структура». Симметричность КМОП-схем особенно хорошо видна в схеме элемента НЕ, рисунок 1.8. Если на входе А действует H уровень, то транзистор Т₂ открыт, транзистор Т₁ закрыт, и на выходе элемента Z имеется уровень L. Если на входе А действует L уровень, то транзистор Т₂ закрыт, транзистор Т₁ открыт, и на выходе элемента Z имеется уровень H.В КМОП-элементе один из транзисторов всегда закрыт, и такой элемент практически не потребляет ток. Только во время переключения от источника питания потребляется небольшой ток, так как оба транзистора одновременно, но ненадолго открыты. Один из транзисторов переходит из открытого состояния в закрытое, а другой, наоборот, из закрытого состояния переходит в открытое состояние.

Рис. 1.8 – Схема КМОП НЕ элемента	Рис. 1.9 – Схема КМОП И-НЕ элемента

На рисунке 1.9 приведена схема КМОП И-НЕ элемента. Если на обоих входах действуют H уровни, то транзисторы Т₁и Т₂ закрыты, транзисторы Т₃ и Т₄ открыты, и на выходе элемента Z имеется уровень L.

Если на один вход подан H уровень, а на другой – L уровень, то один из верхних транзисторов Т₁ или Т₂ открывается, а один из нижних транзисторов Т₃ или Т₄ закрывается. Через открытые транзисторы к выходу будет прикладываться H уровень.

В семейство КМОП-схем входит несколько серий ИС. КМОП-серияCD4011Bявляется промышленным стандартом. Быстродействующая КМОП-серия 74HC00 по разъемам и функционально совместима с аналогичной ТТЛ-серией.

14. Реализация логических элементов НЕ, И, ИЛИ, ИЛИ-НЕ, И-НЕ на элементах 2ИЛИ-НЕ, 2И-НЕ. Синтез логических устройств по заданному логическому выражению. Реализация цифровой схемы в базисе ИЛИ-НЕ, И-НЕ.

В цифровой эл-ке имеется набор ЛЭ, реализующих ф-и, с помощью которых могут быть получены все остальные ф-и булевой алгебры (конъюнкция, дизъюнкция, инверсия). К таким элементам относятся элементы И-НЕ и ИЛИ-НЕ. Логический элемент И-НЕявляется комбинацией логич-х схем И и НЕ. На вых. логич-го эл-та И-НЕ сигнал уровня 0 будет только в том случае, когда на обоих его входах присутствует сигнал уровня 1. УГО, таблица истинности и диаграмма работы ЛЭ И-НЕ представлены в таблице 1.2.Логический элемент ИЛИ-НЕ явл-я комбинацией логич-х схем ИЛИ и НЕ. На выходе логич-го эл-та ИЛИ-НЕ сигнал уровня 1 будет только в том случае, когда на обоих его входах присутствует сигнал уровня 0. УГО, таблица истинности и диаграмма работы ЛЭ ИЛИ-НЕ представлены в таблице 1.2.

Наименование.ЛогическоевыражениеЭлементИ-НЕ

Х1	Х2	F
0	0	1
0	1	1
1	0	1
1	1	0

ЭлементИЛИ-НЕ

Х1	Х2	F
0	0	1
0	1	0
1	0	0
1	1	0

Схемотехнически любая цифровая схема может быть выполнена или на ЛЭ И-НЕ, или на ЛЭ ИЛИ-НЕ.

Преобразования выполняются с помощью теоремы Де-Моргана, правила двойного отрицания и правила повторения.

Первая теорема Де-Моргана: .Вторая теорема Де-Моргана: .

Правило двойного отрицания: .Правило повторения: или .

Преобразование функции ИЛИ (дизъюнкция) к базовому элементу И-НЕ осуществляется с помощью теоремы Де-Моргана, рисунок 1.4.а. Преобразование функции ИЛИ к базовому элементу ИЛИ-НЕ осуществляется согласно правилу двойного отрицания, рисунок 1.4.б.

Преобразование функции И (конъюнкция) к базовым элементам ИЛИ-НЕ и И-НЕ представлено на рисунке 1.5.

а)	б)
Рис. 1.5 – Реализация функции И с помощью базового элемента ИЛИ-НЕ (а) и базового элемента И-НЕ (б)

Преобразование функции НЕ (инверсия) к базовым элементам И-НЕ и ИЛИ-НЕ представлено на рисунке 1.6.

Функция НЕ реализуется элементами И-НЕ или ИЛИ-НЕ при объединении их входов. Используется правило повторения.

а)	б)
Рис. 1.6 – Реализация функции НЕ с помощью базового элемента И-НЕ (а) и базового элемента ИЛИ-НЕ (б)

И-НЕ

В качестве примера синтезируем на базовых ЛЭ цифровую схему, работа которой описывается логическим выражением (п.1.2): .

Цифровая схема на базовых ЛЭ И-НЕ, работа которой описывается логическим выражением , представлена на рисунке 1.7.

Рис. 1.7 – Цифровая схема на базовых ЛЭ И-НЕ, работа которой описывается логическим выражением

ИЛИ-НЕ

В качестве примера синтезируем на базовых ЛЭ цифровую схему, работа которой описывается логическим выражением (п.1.2): .

Цифровая схема на базовых ЛЭ ИЛИ-НЕ, работа которой описывается логическим выражением , представлена на рисунке 1.8.

Рис. 1.8 – Цифровая схема на базовых ЛЭ ИЛИ-НЕ, работа которой описывается логическим выражением

Синтез логических устройств по заданному логическому выражению.

На практике часто требуется синтезировать схему по заданному логическому выражению.

В качестве примера синтезируем цифровую схему, работа которой описывается логическим выражением

Определим количество входных сигналов. Из логического выражения видно, что входными сигналами являются сигналы А, В и С, т.е. схема будет иметь три входа.

Реализовать логическое выражение схемотехнически возможно только пошагово:

1 шаг – получение инверсии входных сигналов В и С;

2 шаг – получение логических сумм сигналов и ;

3 шаг – получение инверсии логической суммы сигнала ;

4 шаг – получение логической суммы сигналов и .

Для получения и необходимы два элемента НЕ.

Выражение получают при помощи элемента ИЛИ с тремя входами.

К этому элементу последовательно подключается ЛЭ НЕ, обеспечивающий получение сигнала . Выражение получают при помощи элемента ИЛИ с двумя входами.

Выходы с сигналами и поступают на вход элемента ИЛИ. Таким образом, для схемотехнической реализации заданного логического выражения необходимы 3 ЛЭ НЕ, 2 ЛЭ ИЛИ с двумя входами, 1 ЛЭ ИЛИ с тремя входами. Цифровая схема, реализующая заданное логическое выражение, представлена на рисунке 1.2.

Для схемотехнической реализации логической суммы сигналов можно использовать два ЛЭ ИЛИ с двумя входами, что более экономично, т.к. используется полностью корпус ИС с двухвходовыми ЛЭ ИЛИ и не требуется корпус ИС с ЛЭ на три входа.

Цифровая схема, реализующая такое схемотехническое решение, представлена на рисунке 1.3.

Рис. 1.3 – Цифровая схема, не содержащая ЛЭ 3ИЛИ