Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 5

“Архитектура ЭВМ”

1. Организация динамической памяти (схема). Разбиение ОЗУ на банки. Организация микросхем памяти DRAM (схема). Типы микросхем памяти FPM DRAM, EDO, BEDO, SDRAM, DDR и их временные диаграммы.

2. Прямой доступ к памяти. Режимы ПДП. Аппаратная реализация в PC. Временная диаграмма режима прямого доступа в память.

3. Файлы контейнеры. Форматы Wav и Avi.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 6

“ Архитектура ЭВМ ”

1. Структурная схема процессора.

2. Принципы защиты памяти. Схемы трансляции адреса в процессорах хx86 с использованием GDT и LDT. Уровни привилегий. Механизм шлюзования.

3. КМОП-фотоприемники: схема пиксела, схема КМОП-матрицы как системы на кристалле.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 7

“ Архитектура ЭВМ ”

1. Организация фон-неймановской машины, ее отличия от современных ЭВМ.

2. Виртуальная память. Схемы трансляции адреса на уровне страниц в процессорах хx86. Поэтапная реализация механизма виртуальной памяти. Правила подкачки, замены и размещения страниц.

3. Временные диаграммы и программные модели последовательного (COM) и параллельного (SPP, EPP) интерфейсов.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 8

“ Архитектура ЭВМ ”

1. Форматы команд. Отличия CISC и RISC. Конвейер команд. Конвейерная адресация.

2. Обмен с ВнУ по прерыванию. Радиальное и векторное прерывание. Приоритет прерывания. Контроллер прерываний и схема подключения к процессору. Модель для программиста (регистры, их функции, порядок программирования).

3. Используемые методы восстановления аналоговых сигналов. SB бластер. Структурная схема.

Зам. зав. кафедрой ( Амосов В.В. )

Санкт-петербургский государственный политехнический университет

Кафедра “Информационные и управляющие системы”

ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 9

“ Архитектура ЭВМ ”